| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1、引言 | 第9-15页 |
| ·课题来源和性质 | 第9-10页 |
| ·课题的研究目的、意义 | 第10页 |
| ·国内外研究现状 | 第10-14页 |
| ·国外研究现状 | 第12-13页 |
| ·国内研究现状 | 第13-14页 |
| ·本文的研究内容及安排 | 第14-15页 |
| 2、采编存储器方案设计 | 第15-21页 |
| ·系统组成 | 第15-16页 |
| ·采编存储器方案设计 | 第16-20页 |
| ·组成设计及简介 | 第16页 |
| ·数据采编器方案设计 | 第16-18页 |
| ·数据存储器方案设计 | 第18-20页 |
| ·本章小结 | 第20-21页 |
| 3、关键硬件电路设计 | 第21-42页 |
| ·数据采编器多路数据采集调理硬件设计 | 第21-29页 |
| ·原理设计 | 第21-25页 |
| ·防振荡设计 | 第25-28页 |
| ·防串扰 PCB 布局设计 | 第28-29页 |
| ·高可靠性高速数据下传硬件电路设计 | 第29-31页 |
| ·高可靠性命令传输链路设计 | 第31-33页 |
| ·RS422 通信硬件设计 | 第33-36页 |
| ·电源设计 | 第36-41页 |
| ·供配电方案设计 | 第36-37页 |
| ·充电技术 | 第37-40页 |
| ·无缝转电技术 | 第40-41页 |
| ·水密设计 | 第41页 |
| ·本章小结 | 第41-42页 |
| 4、关键逻辑设计 | 第42-60页 |
| ·模拟量和数字量采样打包逻辑研究 | 第42-49页 |
| ·均匀采样设计 | 第42-45页 |
| ·采样控制逻辑设计 | 第45-47页 |
| ·双 fifo 缓冲体系及优先级状态检测打包逻辑设计 | 第47-49页 |
| ·存储器逻辑设计 | 第49-52页 |
| ·高可靠性高速数据下传可靠性逻辑设计 | 第52-55页 |
| ·同步方式设计 | 第52-53页 |
| ·数据流位设计 | 第53-55页 |
| ·高可靠性控制命令逻辑设计 | 第55-59页 |
| ·消抖逻辑设计 | 第55-58页 |
| ·组合逻辑设计 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 5、系统性能测试 | 第60-63页 |
| ·联试模式 | 第60-61页 |
| ·自模拟式单元测试模式 | 第60页 |
| ·正式试验前单元测试模式 | 第60-61页 |
| ·回收读数模式 | 第61页 |
| ·测试及试验结果 | 第61-63页 |
| 6、总结与展望 | 第63-64页 |
| ·设计工作总结 | 第63页 |
| ·展望 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第67-68页 |
| 致谢 | 第68-69页 |