基于FPGA+DSP的H.264视频编解码系统设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7页 |
| ·研究背景 | 第7-9页 |
| ·本文研究内容 | 第9-11页 |
| 第二章 视频压缩标准 | 第11-17页 |
| ·H.264标准概述 | 第11-15页 |
| ·H.264 的基本结构 | 第12-13页 |
| ·H.264 技术概述 | 第13-15页 |
| ·本章小结 | 第15-17页 |
| 第三章 视频编解码系统设计 | 第17-25页 |
| ·专用芯片方案 | 第17-18页 |
| ·DSP方案 | 第18-20页 |
| ·DSP芯片介绍 | 第18-19页 |
| ·DSP架构 | 第19-20页 |
| ·FPGA方案 | 第20-23页 |
| ·FPGA芯片介绍 | 第20-22页 |
| ·FPGA架构 | 第22-23页 |
| ·FPGA+DSP方案 | 第23页 |
| ·本章小结 | 第23-25页 |
| 第四章 FPGA+DSP编码系统实现 | 第25-39页 |
| ·编码FPGA设计 | 第26-33页 |
| ·SDRAM读写控制 | 第26-30页 |
| ·VPIF口外同步模块 | 第30-31页 |
| ·码流发送模块 | 第31-33页 |
| ·编码DSP设计 | 第33-38页 |
| ·H.264编码模块 | 第33-35页 |
| ·EMIF口配置 | 第35-38页 |
| ·系统实现 | 第38页 |
| ·本章小结 | 第38-39页 |
| 第五章 FPGA+DSP解码系统实现 | 第39-55页 |
| ·解码FPGA设计 | 第40-50页 |
| ·内嵌同步处理模块 | 第40-42页 |
| ·SRAM存储控制模块 | 第42-46页 |
| ·dpram_ctrl控制模块 | 第46-48页 |
| ·DVI显示 | 第48-50页 |
| ·解码DSP设计 | 第50-53页 |
| ·H.264解码模块 | 第50-52页 |
| ·VPIF口配置 | 第52-53页 |
| ·系统实现 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第六章 结束语 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 研究成果 | 第61-62页 |
