| 摘要 | 第1-7页 |
| ABSTRACT | 第7-12页 |
| 第一章 绪论 | 第12-23页 |
| ·课题研究背景和意义 | 第12-14页 |
| ·低密度奇偶校验码 | 第14-15页 |
| ·发展历史与现状 | 第14-15页 |
| ·研究方向与应用前景 | 第15页 |
| ·异步电路概述 | 第15-20页 |
| ·异步电路的研究进展 | 第16-19页 |
| ·异步电路的优势 | 第19-20页 |
| ·克服全局时钟分配和时钟偏移问题 | 第19页 |
| ·高性能 | 第19-20页 |
| ·低功耗 | 第20页 |
| ·低噪声和电磁辐射 | 第20页 |
| ·良好的可重用性 | 第20页 |
| ·良好的鲁棒性 | 第20页 |
| ·本文的研究内容及结构安排 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第二章 异步电路的基本理论 | 第23-33页 |
| ·同步电路与异步电路 | 第23-25页 |
| ·同步电路的特点及存在的问题 | 第23-24页 |
| ·异步电路的特点及存在的问题 | 第24-25页 |
| ·握手协议 | 第25-27页 |
| ·四相握手协议 | 第25-26页 |
| ·二相握手协议 | 第26-27页 |
| ·异步电路的数据编码方式 | 第27-28页 |
| ·单轨编码 | 第27页 |
| ·双轨编码 | 第27-28页 |
| ·异步电路的延时模型 | 第28-30页 |
| ·有限延时电路 | 第29页 |
| ·速度无关电路 | 第29-30页 |
| ·延时不敏感和准延时不敏感电路 | 第30页 |
| ·自定时电路 | 第30页 |
| ·异步电路的设计方法 | 第30-32页 |
| ·控制通路和数据通路的统一设计 | 第31页 |
| ·控制通路和数据通路的分离设计 | 第31页 |
| ·低功耗异步 LDPC 解码器的设计方法 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 低功耗异步 LDPC 解码器控制通路的关键模块 | 第33-42页 |
| ·异步电路的基本单元——C 单元 | 第33-37页 |
| ·C 单元的基本理论 | 第33-34页 |
| ·C 单元的实现 | 第34-35页 |
| ·带置位功能的 set-C 单元 | 第35-37页 |
| ·锁存控制器 | 第37-39页 |
| ·全耦合锁存控制器 | 第38页 |
| ·半耦合锁存控制器 | 第38-39页 |
| ·弱耦合锁存控制器 | 第39页 |
| ·异步流水线的实现 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 低功耗异步 LDPC 解码器数据通路的关键模块 | 第42-65页 |
| ·LDPC 解码器的架构 | 第42-43页 |
| ·异步加法器 | 第43-49页 |
| ·异步加法器的研究现状 | 第44页 |
| ·异步加法器的设计原理 | 第44-45页 |
| ·异步加法器的实现 | 第45-48页 |
| ·仿真与分析 | 第48-49页 |
| ·异步比较器 | 第49-61页 |
| ·比较器的研究现状 | 第49-50页 |
| ·异步比较器的设计原理 | 第50-52页 |
| ·异步行波比较器 | 第52-54页 |
| ·异步提前终止比较器 | 第54-58页 |
| ·仿真与分析 | 第58-61页 |
| ·异步数据选择器 | 第61-64页 |
| ·本章小结 | 第64-65页 |
| 第五章 低功耗异步 LDPC 解码器的实现 | 第65-73页 |
| ·异步 LDPC 解码器的设计流程 | 第65-66页 |
| ·异步 LDPC 解码器的实现 | 第66-70页 |
| ·控制通路 | 第67-68页 |
| ·数据通路 | 第68-70页 |
| ·接口电路 | 第70页 |
| ·LDPC 解码器的仿真与对比 | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 结论 | 第73-75页 |
| 参考文献 | 第75-81页 |
| 攻读硕士学位期间取得的研究成果 | 第81-83页 |
| 致谢 | 第83-84页 |