| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1. 绪论 | 第8-14页 |
| ·浮点部件介绍 | 第8-9页 |
| ·IEEE754浮点数 | 第8-9页 |
| ·乘加融合意义 | 第9-12页 |
| ·优点一 | 第10页 |
| ·优点二 | 第10页 |
| ·优点三 | 第10-11页 |
| ·优点四 | 第11页 |
| ·优点五 | 第11-12页 |
| ·论文的结构 | 第12-14页 |
| 2. 目前业界对乘加部件的研究现状和应用情况 | 第14-26页 |
| ·浮点乘加部件的应用现状 | 第14-21页 |
| ·IBM对乘加部件的应用 | 第14-17页 |
| ·INTEL对乘加部件的应用 | 第17-18页 |
| ·MIPS/SGI对乘加部件的应用 | 第18-19页 |
| ·DSP领域对乘加部件的应用 | 第19-21页 |
| ·图形图像领域对乘加部件的应用 | 第21页 |
| ·浮点乘加部件的设计现状 | 第21-24页 |
| ·IBM设计结构简介 | 第22页 |
| ·Lang&Bruguera设计简介 | 第22-24页 |
| ·研究的内容及贡献 | 第24-26页 |
| 3. IEEE754标准双精度带SIMD功能浮点乘加部件结构设计 | 第26-54页 |
| ·应用场景设计目标及实现指令介绍 | 第26-27页 |
| ·总体算法框架与模块划分 | 第27-30页 |
| ·面积敏感的53位带双24位功能的尾数乘模块的实现 | 第30-37页 |
| ·传统的华莱士树和BOOTH编码介绍 | 第31-34页 |
| ·创新华莱士树的策略介绍 | 第34-37页 |
| ·选择使用自动生成RTL的方式实现 | 第37页 |
| ·加数处理模块及初始粘贴位产生逻辑 | 第37页 |
| ·三长操作数压缩模块的实现 | 第37-38页 |
| ·符号预测模块 | 第38-41页 |
| ·符号探测器 | 第38页 |
| ·符号位分类 | 第38-40页 |
| ·组间进位生成器 | 第40-41页 |
| ·前导零模块 | 第41-44页 |
| ·舍入模块选择逻辑 | 第44-48页 |
| ·IEEE754标准的异常和例外处理 | 第48-50页 |
| ·和综合优化有关的分流水级策略 | 第50-54页 |
| 4. IEEE754标准双精度带SIMD功能浮点乘加部件可信性测试设计 | 第54-64页 |
| ·可信性设计的体系介绍 | 第54-61页 |
| ·有关复杂缓存机制的测试方法 | 第57-60页 |
| ·有关纯逻辑的测试方法 | 第60-61页 |
| ·可划分通道复杂纯逻辑的验证设计实务举例 | 第61-62页 |
| ·不可划分通道复杂纯逻辑的验证设计实务举例 | 第62-64页 |
| 5. 结论 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 附录 | 第71-79页 |
