符合数字电视地面传输国标的级联编译码研究与实现
| 摘要 | 第1-8页 |
| Abstract | 第8-10页 |
| 目录 | 第10-13页 |
| 英文缩写 | 第13-14页 |
| 第一章 绪论 | 第14-21页 |
| ·研究背景 | 第14-16页 |
| ·研究现状及其研究意义 | 第16-19页 |
| ·论文的组织结构 | 第19-21页 |
| 第二章 BCH码与LDPC码的编译码原理 | 第21-31页 |
| ·编译码理论基础 | 第21-22页 |
| ·有限域 | 第21-22页 |
| ·线性分组码和循环码基本概念 | 第22页 |
| ·BCH编码原理 | 第22-23页 |
| ·二进制BCH码的定义 | 第22-23页 |
| ·BCH码的编码原理 | 第23页 |
| ·BCH译码原理 | 第23-27页 |
| ·伴随式计算 | 第24-25页 |
| ·错误位置多项式计算 | 第25-27页 |
| ·钱搜索原理 | 第27页 |
| ·LDPC码 | 第27-30页 |
| ·LDPC构造方法 | 第28-29页 |
| ·LDPC迭代译码 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 BCH与LDPC级联译码性能研究 | 第31-42页 |
| ·DTMB系统介绍 | 第31-32页 |
| ·误码平台 | 第32-34页 |
| ·级联译码中的交织 | 第34-36页 |
| ·分组交织 | 第34-35页 |
| ·卷积交织 | 第35-36页 |
| ·BCH与LDPC级联译码 | 第36-41页 |
| ·DTMB中的LDPC译码性能仿真 | 第37-38页 |
| ·DTMB中BCH与LDPC级联后的纠错性能 | 第38-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 BCH编码器设计 | 第42-50页 |
| ·编码器总体结构 | 第42页 |
| ·伽罗华域乘法器设计 | 第42-45页 |
| ·乘法器设计 | 第43-44页 |
| ·乘法器优化 | 第44-45页 |
| ·BCH编码器实现 | 第45-49页 |
| ·串行编码器 | 第45-47页 |
| ·并行编码器 | 第47-48页 |
| ·编码器的仿真与综合结果 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第五章 BCH译码器设计 | 第50-65页 |
| ·BCH译码器总体结构 | 第50-51页 |
| ·传统的BCH译码器中子电路结构 | 第51-55页 |
| ·伴随式计算电路结构 | 第51-52页 |
| ·求错误位置多项式 | 第52-54页 |
| ·钱搜索电路硬件结构 | 第54-55页 |
| ·BCH译码器中子电路的改进 | 第55-60页 |
| ·改进的伴随式计算电路 | 第55-57页 |
| ·改进的钱搜索电路 | 第57-60页 |
| ·BCH译码器的实现及仿真与综合 | 第60-64页 |
| ·两级流水结构BCH译码器设计 | 第60-62页 |
| ·BCH译码器的实现及仿真与综合结果 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 BCH与LDPC级联译码的FPGA验证 | 第65-80页 |
| ·测试总体结构 | 第65-66页 |
| ·基于FPGA的USB接口设计 | 第66-73页 |
| ·基于FPGA的USB接口电路 | 第66-67页 |
| ·USB接口顶层设计 | 第67-69页 |
| ·USB接口中的枚举模块设计 | 第69-71页 |
| ·USB接口设计的测试结果 | 第71-73页 |
| ·测试平台搭建 | 第73-77页 |
| ·DTMB中BCH与LDPC级联 | 第73-74页 |
| ·测试平台 | 第74-75页 |
| ·具体测试方案 | 第75-77页 |
| ·测试结果 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 第七章 总结和展望 | 第80-82页 |
| ·工作总结 | 第80-81页 |
| ·展望 | 第81-82页 |
| 参考文献 | 第82-87页 |
| 攻读硕士期间所发表的文章和专利 | 第87-88页 |
| 1 发表的论文 | 第87页 |
| 2.申请的专利 | 第87-88页 |
| 附录A | 第88-91页 |
| 附录B | 第91-92页 |
| 致谢 | 第92页 |
