Viterbi译码器的硬件设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题来源及研究的目的和意义 | 第8-9页 |
| ·Viterbi译码器的研究现状及分析 | 第9-11页 |
| ·主要研究工作与本文结构 | 第11-12页 |
| 第2章 卷积编码和Viterbi译码的基本原理 | 第12-21页 |
| ·卷积码 | 第12页 |
| ·卷积码编码过程 | 第12-13页 |
| ·最大似然译码 | 第13-14页 |
| ·Viterbi译码算法 | 第14-18页 |
| ·Viterbi译码简述 | 第14-16页 |
| ·Viterbi译码过程 | 第16-18页 |
| ·Viterbi译码算法的性能 | 第18-19页 |
| ·本章小结 | 第19-21页 |
| 第3章 Viterbi译码器的结构 | 第21-29页 |
| ·加比选单元的结构 | 第21-22页 |
| ·度量存储单元的结构 | 第22-25页 |
| ·寄存器交换法 | 第22-23页 |
| ·同址更新法 | 第23-25页 |
| ·路径存储单元的结构 | 第25-28页 |
| ·寄存器交换法 | 第26页 |
| ·回溯法 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第4章 Viterbi译码器的设计 | 第29-43页 |
| ·Viterbi译码器的系统框图 | 第29-30页 |
| ·控制单元 | 第30-31页 |
| ·分支度量单元 | 第31-32页 |
| ·加比选单元 | 第32-34页 |
| ·度量存储单元 | 第34-38页 |
| ·路径存储单元 | 第38-40页 |
| ·回溯单元 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第5章 Viterbi译码器的仿真验证 | 第43-49页 |
| ·仿真环境 | 第43-44页 |
| ·译码器仿真验证 | 第44-47页 |
| ·译码器算法仿真 | 第44-46页 |
| ·译码器功能仿真 | 第46-47页 |
| ·译码器时序仿真 | 第47页 |
| ·译码器性能分析 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 结论 | 第49-50页 |
| 参考文献 | 第50-55页 |
| 致谢 | 第55页 |
