某系统大容量数据存储器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1. 绪论 | 第9-18页 |
| ·课题研究的背景及意义 | 第9-11页 |
| ·课题的性质、来源 | 第11页 |
| ·国内外发展状况 | 第11-16页 |
| ·国外大容量固态存储器的发展状况 | 第11-14页 |
| ·国内研究状况 | 第14-16页 |
| ·固态记录器的发展方向 | 第16-17页 |
| ·论文的内容和主要工作 | 第17-18页 |
| 2 大容量数据存储器总体设计方案 | 第18-27页 |
| ·大容量数据存储器总技术要求 | 第18页 |
| ·输入信号接口要求 | 第18页 |
| ·大容量数据存储器工作状态要求 | 第18页 |
| ·大容量存储器测量系统组成 | 第18-24页 |
| ·大容量数据存储器的工作模式设计 | 第20页 |
| ·基本存储芯片及采集芯片的选型及应用 | 第20-24页 |
| ·大容量数据存储器关键技术解决方案 | 第24-27页 |
| ·高速缓存FIFO设计 | 第24-25页 |
| ·USB接口 | 第25-27页 |
| 3 系统硬件设计及实现 | 第27-37页 |
| ·系统总体硬件设计方案 | 第27-29页 |
| ·模拟信号采集接口硬件电路设计 | 第29-32页 |
| ·信号调理模块的设计 | 第29-30页 |
| ·多路复用模拟开关电路设计 | 第30-31页 |
| ·AD采集电路设计 | 第31-32页 |
| ·工作状态控制电路 | 第32-34页 |
| ·工作状态控制电路及电源电路设计 | 第33-34页 |
| ·长线RS-422数据回读硬件电路设计 | 第34页 |
| ·地面单元测试台设计 | 第34-35页 |
| ·设备壳体设计 | 第35-37页 |
| 4 中央控制逻辑的设计与实现 | 第37-48页 |
| ·大容量数据存储器整体逻辑设计 | 第38页 |
| ·模拟信号采集控制模块 | 第38-41页 |
| ·数字信号解码接收模块 | 第41-42页 |
| ·数字FPGA内部FIFO逻辑控制模块 | 第42-44页 |
| ·FIFO地址控制时序设计 | 第42页 |
| ·FIFO控制模块时序设计 | 第42-44页 |
| ·写FIFO控制模块时序设计 | 第44页 |
| ·FLASH读写控制模块 | 第44-48页 |
| ·FLASH擦除控制模块时序设计 | 第45-46页 |
| ·FLASH写操作控制模块时序设计 | 第46页 |
| ·FLASH读操作控制模块时序设计 | 第46-48页 |
| 5 功能测试及系统试验 | 第48-54页 |
| ·系统软硬件调试 | 第50-51页 |
| ·可靠性保障措施 | 第51-54页 |
| ·环境应力试验 | 第51-52页 |
| ·抗高过载工艺处理 | 第52-54页 |
| 6 总结与展望 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 读硕士学位期间发表的论文及所取得的研究成果 | 第58-59页 |
| 致谢 | 第59页 |
