基于USB接口的虚拟逻辑分析仪的实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·虚拟仪器技术及其发展趋势 | 第7-10页 |
| ·虚拟仪器技术概述 | 第7-9页 |
| ·虚拟仪器的发展趋势 | 第9-10页 |
| ·课题研究背景及意义 | 第10-11页 |
| ·论文的主要工作 | 第11-12页 |
| 第二章 虚拟逻辑分析仪系统的准备和开发过程 | 第12-20页 |
| ·方案设计与选取 | 第12-17页 |
| ·虚拟逻辑分析仪的主要参数 | 第12-13页 |
| ·方案比较确定 | 第13-15页 |
| ·芯片选取确定 | 第15-17页 |
| ·系统开发的硬件和软件环境 | 第17-18页 |
| ·系统逻辑框架及开发流程 | 第18-20页 |
| 第三章 系统工作流程及应用软件设计 | 第20-28页 |
| ·逻辑分析仪的基本组成 | 第20-21页 |
| ·系统各部分的工作流程 | 第21-24页 |
| ·主机与USB 接口芯片的数据交换 | 第22页 |
| ·USB 接口芯片与CPLD 的数据交换 | 第22-23页 |
| ·CPLD、FPGA 与SRAM 之间的关系 | 第23-24页 |
| ·系统应用软件设计 | 第24-28页 |
| ·LabWindows/CVI 开发环境简介 | 第24-25页 |
| ·应用程序概述 | 第25-26页 |
| ·应用程序设计主要技术 | 第26-28页 |
| 第四章 硬件及时序设计 | 第28-48页 |
| ·硬件系统概述 | 第28页 |
| ·USB 接口电路 | 第28-32页 |
| ·USB 接口芯片（CY7C68013A）介绍 | 第28-29页 |
| ·芯片状态的配置 | 第29-30页 |
| ·向CPLD 发送控制数据 | 第30-32页 |
| ·FPGA 主要时序设计 | 第32-37页 |
| ·FPGA 中降速存储时序的设计 | 第32-33页 |
| ·FPGA 中读RAM 时序设计 | 第33-34页 |
| ·触发识别电路 | 第34-37页 |
| ·CPLD 主要时序设计 | 第37-40页 |
| ·向USB 接口芯片发送数据 | 第37-38页 |
| ·为比较器提供参考电压 | 第38-40页 |
| ·电路印制板(PCB)的设计 | 第40-43页 |
| ·高频电路设计技术 | 第41页 |
| ·逻辑分析仪的PCB 设计 | 第41-43页 |
| ·USB 接口芯片固件代码开发 | 第43-48页 |
| ·KEILC51 开发环境简介 | 第43-44页 |
| ·固件代码的主要组成 | 第44-45页 |
| ·固件代码源码说明 | 第45-46页 |
| ·接口芯片在固件控制下的工作流程 | 第46-48页 |
| 第五章 USB 驱动程序开发 | 第48-57页 |
| ·USB2.0 USB 总线协议概述 | 第48-51页 |
| ·USB 系统结构及分层 | 第51-53页 |
| ·USB 系统物理层次结构 | 第51-52页 |
| ·USB 系统逻辑层次结构 | 第52-53页 |
| ·WDM 模式下USB 驱动程序分层 | 第53-55页 |
| ·WDM 驱动程序分层 | 第53-54页 |
| ·USB 驱动程序栈 | 第54-55页 |
| ·USB 驱动程序各层间的通信 | 第55-56页 |
| ·界面应用程序和设备驱动程序间的通信 | 第55页 |
| ·设备驱动程序和系统驱动程序间的通信 | 第55-56页 |
| ·下载驱动程序开发 | 第56-57页 |
| 第六章 论文总结 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 研究成果 | 第62-63页 |
