全数字化超宽带接收器的ADC电路及数据存储设计
摘要 | 第1-5页 |
Abstract | 第5-10页 |
第1章 绪论 | 第10-15页 |
·课题背景 | 第10页 |
·本课题研究的目的和意义 | 第10页 |
·国内外相关技术的发展状况 | 第10-13页 |
·UWB技术的发展 | 第10-12页 |
·数据采集系统的发展状况 | 第12-13页 |
·本文主要研究内容 | 第13-15页 |
第2章 超宽带接收器的全数字化设计 | 第15-22页 |
·引言 | 第15页 |
·接收器的设计方案 | 第15-16页 |
·应用软件无线电的优势 | 第15-16页 |
·接收器的全数字化设计方案 | 第16页 |
·ADC与FPGA芯片的选择指标 | 第16页 |
·利用ADC与FPGA实现的数据采集系统 | 第16-21页 |
·2GHz数据采集系统的设计框图 | 第16-18页 |
·前置放大滤波 | 第18页 |
·时钟切换功能 | 第18-20页 |
·时钟驱动电路 | 第20-21页 |
·本章小结 | 第21-22页 |
第3章 高速ADC的电路设计 | 第22-40页 |
·引言 | 第22页 |
·ADC的特点及技术指标 | 第22-27页 |
·ADC的技术指标 | 第22-24页 |
·AT84AD001 的特点及关键参数 | 第24-27页 |
·AT84AD001 的工作方式 | 第27-32页 |
·AT84AD001 的结构 | 第27-29页 |
·AT84AD001 工作方式的设置 | 第29-31页 |
·系统设计中ADC工作方式的选择 | 第31-32页 |
·AT84AD001 三线串口的配置及电路设计 | 第32-37页 |
·三线串口的配置原理 | 第32-35页 |
·三线串口的配置电路 | 第35-37页 |
·AT84AD001 的外围电路设计 | 第37-39页 |
·差分模拟输入电路的具体实现 | 第37页 |
·时钟输入设计的要点 | 第37-38页 |
·电源电路设计 | 第38-39页 |
·ADC电路在PCB设计中的问题 | 第39页 |
·本章小结 | 第39-40页 |
第4章 ADC并行交替采样与通道失配误差 | 第40-47页 |
·引言 | 第40页 |
·ADC采样原理 | 第40-42页 |
·ADC并行交替采样原理 | 第42-46页 |
·并行交替采样结构 | 第42-43页 |
·并行交替采样的谱 | 第43-45页 |
·通道失配误差的测量与校正 | 第45-46页 |
·本章小结 | 第46-47页 |
第5章 基于高性能FPGA的数据接收与存储设计 | 第47-64页 |
·引言 | 第47页 |
·FPGA芯片的特点及其性能 | 第47-48页 |
·FPGA的电源设计 | 第48-49页 |
·EP2560F1020 电源多样化分析 | 第48-49页 |
·电源设计中的注意事项 | 第49页 |
·FPGA时钟和专用差分管脚的分配方法 | 第49-50页 |
·FPGA的时钟和PLL管脚分配 | 第49-50页 |
·FPGA专用的双向差分管脚 | 第50页 |
·FPGA配置电路的设计 | 第50-53页 |
·StratixII器件的配置方式 | 第50-51页 |
·Stratix II器件串行配置的适应性 | 第51-52页 |
·系统中FPGA配置方式的设计 | 第52-53页 |
·FPGA差分收发器的原理 | 第53-56页 |
·FPGA的差分接收器 | 第53-54页 |
·FPGA的差分传输器 | 第54-55页 |
·利用差分收发器进行时钟切换的设计与实现 | 第55-56页 |
·利用FPGA对ADC输出的数据进行接收与降速 | 第56-60页 |
·LVDS差分接口标准 | 第56-57页 |
·单路高速差分数据收发的设计 | 第57-58页 |
·对ADC输出数据进行接收与降速的具体实现 | 第58-60页 |
·数据存储 | 第60-63页 |
·数据存储设计原理 | 第60-61页 |
·FPGA内部FIFO模块的设计 | 第61页 |
·FPGA与PC并口的数据传输 | 第61-62页 |
·数据的波形显示 | 第62-63页 |
·本章小结 | 第63-64页 |
结论 | 第64-66页 |
参考文献 | 第66-69页 |
攻读学位期间发表的学术论文 | 第69-70页 |
哈尔滨工业大学硕士学位论文原创性声明 | 第70页 |
哈尔滨工业大学硕士学位论文使用授权书 | 第70-71页 |
致谢 | 第71页 |