| 目录 | 第1-5页 |
| 图目录 | 第5-7页 |
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-17页 |
| ·引言 | 第10-11页 |
| ·课题来源及研究背景 | 第11-14页 |
| ·课题来源 | 第11-12页 |
| ·研究背景 | 第12-14页 |
| ·课题任务 | 第14-15页 |
| ·论文的组织结构 | 第15-17页 |
| 第二章 网络安全与网络隔离技术 | 第17-24页 |
| ·OSI七层模型上的网络攻击 | 第17页 |
| ·主流安全产品及其局限性 | 第17-19页 |
| ·安全产品概述 | 第17-18页 |
| ·网络安全产品的局限性 | 第18-19页 |
| ·网络隔离技术 | 第19-24页 |
| ·概述 | 第19页 |
| ·起源与发展 | 第19-20页 |
| ·技术原理 | 第20-22页 |
| ·网闸 | 第22-24页 |
| 第三章 高速互连系统设计技术及实际项目设计技巧 | 第24-42页 |
| ·概述 | 第24页 |
| ·时钟系统及时序 | 第24-28页 |
| ·系统板级硬件设计 | 第28-38页 |
| ·电源分配系统 | 第28-31页 |
| ·叠层结构与总线拓扑 | 第31-32页 |
| ·低电压差分信号技术 | 第32-34页 |
| ·过孔设计与延时控制 | 第34-36页 |
| ·JTAG测试与在系统编程 | 第36-38页 |
| ·系统板级强壮性设计 | 第38-42页 |
| ·信号完整性理论基础 | 第38-41页 |
| ·从物理规则到电气规则映射的设计变革 | 第41-42页 |
| 第四章 MIPS千兆网闸系统设计 | 第42-56页 |
| ·使用的协议规范及优越性 | 第42-43页 |
| ·设计方案 | 第43-50页 |
| ·设计方案概述 | 第43-44页 |
| ·设计思路 | 第44页 |
| ·芯片选型 | 第44-46页 |
| ·网闸桥接子卡设计 | 第46-47页 |
| ·一体式网闸主板设计 | 第47-48页 |
| ·隔离设备设计 | 第48-50页 |
| ·CPU电源分配系统(PDS)电源模块设计 | 第50-53页 |
| ·在线编程与边界扫描JTAG链设计 | 第53-56页 |
| 第五章 MIPS千兆网闸信号完整性设计方法 | 第56-61页 |
| ·设计基础 | 第56-57页 |
| ·传输线阻抗 | 第56页 |
| ·重要时序约束公式推算 | 第56-57页 |
| ·基于模型仿真分析的信号完整性设计方法 | 第57-59页 |
| ·基于Cadence／SpecctraQuest的信号完整性仿真流程 | 第59-61页 |
| 第六章 基于信号仿真分析的网闸系统强壮性设计 | 第61-70页 |
| ·仿真的初始化工作 | 第61页 |
| ·SDRAM与北桥之间飞行时间仿真验证 | 第61-62页 |
| ·网闸时钟系统的仿真 | 第62-67页 |
| ·布线前仿真 | 第63-66页 |
| ·布线后仿真 | 第66-67页 |
| ·网闸系统SpecctraQuest串扰仿真方法学 | 第67-68页 |
| ·Xilinx／FPGA信号完整性解决方案 | 第68-70页 |
| 第七章 结论 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 附录A 网闸桥接子卡布局布线图 | 第75-76页 |
| 附录B 一体式网闸主板布局图 | 第76-77页 |
| 附录C CPU电源分配系统电源模块电路设计原理图 | 第77-78页 |
| 攻读硕士学位期间发表的论文 | 第78页 |