| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-13页 |
| §1.1 课题研究背景 | 第8-10页 |
| §1.2 SoC设计的研究领域 | 第10-12页 |
| §1.3本文的主要工作及论文结构 | 第12-13页 |
| 第二章 USB协议简介 | 第13-25页 |
| §2.1 USB通讯原理 | 第13-15页 |
| ·USB拓扑结构 | 第13-14页 |
| ·USB的电器特性 | 第14-15页 |
| §2.2 USB通讯流模式 | 第15-17页 |
| §2.3 USB1.1协议层帧格式简介 | 第17-20页 |
| ·USB1.1的包类型 | 第18-19页 |
| ·令牌包 | 第19页 |
| ·数据包 | 第19-20页 |
| ·握手包 | 第20页 |
| ·特殊类型包 | 第20页 |
| §2.4 USB传输事务 | 第20-24页 |
| ·批量传输 | 第20-22页 |
| ·控制传输 | 第22-23页 |
| ·中断传输 | 第23-24页 |
| ·同步传输 | 第24页 |
| §2.5 本章小结 | 第24-25页 |
| 第三章 USB IP软核研究与设计 | 第25-48页 |
| §3.1 USB IP软核设计综述 | 第25-27页 |
| ·系统设计方式 | 第25页 |
| ·USB IP核体系结构 | 第25-26页 |
| ·USB IP核可配置特性 | 第26-27页 |
| §3.2 串行接口引擎设计 | 第27-31页 |
| ·数据接收模块 | 第27-28页 |
| ·数据发送模块 | 第28-30页 |
| ·寄存器文件和存储器控制模块 | 第30-31页 |
| §3.3 寄存器文件设计 | 第31-34页 |
| ·全局寄存器文件 | 第31-32页 |
| ·端点寄存器文件 | 第32-34页 |
| §3.4 USB收发器宏单元设计 | 第34-38页 |
| ·全速数字锁相环 | 第34-35页 |
| ·NRZI编码／译码器 | 第35页 |
| ·位填充／反填充逻辑 | 第35-36页 |
| ·Tx/Rx状态机 | 第36-38页 |
| §3.5 USB2.0 IP核设计技术探讨 | 第38页 |
| §3.6 USB IP核的验证 | 第38-45页 |
| ·USB IP核RTL级模拟 | 第39-44页 |
| ·USB IP核FPGA仿真 | 第44-45页 |
| §3.7 可配置端点数的性能分析和评价 | 第45-47页 |
| §3.8 本章小结 | 第47-48页 |
| 第四章 USB IP核可重用技术的研究与实现 | 第48-64页 |
| §4.1 关于可重用性的一些定义 | 第48-49页 |
| §4.2 WISHBONE总线适配器设计技术 | 第49-54页 |
| ·WISHBONE总线简介 | 第49-50页 |
| ·WISHBONE总线适配器的实现 | 第50-52页 |
| ·WISHBONE总线适配器的验证 | 第52-54页 |
| §4.3 AMBA总线适配器设计技术 | 第54-58页 |
| ·AMBA总线简介 | 第54-55页 |
| ·AMBA总线适配器的实现 | 第55-57页 |
| ·AMBA总线适配器的验证 | 第57-58页 |
| §4.4 μ Processor总线适配器设计技术 | 第58-61页 |
| ·μ Processor总线适配器的实现 | 第58-60页 |
| ·μ Processor总线适配器的验证 | 第60-61页 |
| §4.5 总线适配器的性能分析及评价 | 第61-63页 |
| §4.6 本章小结 | 第63-64页 |
| 第五章 结束语 | 第64-66页 |
| §5.1 本文的工作总结 | 第64-65页 |
| §5.2 研究展望 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 致谢 | 第68-69页 |
| 攻读学位期间发表的学术论文目录 | 第69页 |