| 1 绪论 | 第1-14页 |
| ·研究内容 | 第7页 |
| ·项目背景 | 第7-12页 |
| ·形势分析 | 第7-8页 |
| ·分布式火控系统 | 第8-10页 |
| ·浮空精密跟踪平台 | 第10-12页 |
| ·复杂背景下的动态目标实时图像检测 | 第12页 |
| ·作者的主要工作 | 第12-14页 |
| 2 系统总体设计 | 第14-20页 |
| ·概述 | 第14页 |
| ·高速实时视频处理系统 | 第14-16页 |
| ·实时信号处理 | 第14页 |
| ·高速实时视频处理系统 | 第14-16页 |
| ·系统结构 | 第16-18页 |
| ·实时DSP系统 | 第16页 |
| ·系统的构成 | 第16-18页 |
| ·系统性能指标 | 第18-20页 |
| 3 系统硬件设计 | 第20-43页 |
| ·系统硬件设计简介 | 第20-21页 |
| ·数据处理模块 | 第21-32页 |
| ·Ti的数字处理芯片 | 第21-23页 |
| ·Ti的DSP芯片的主要特点 | 第21-22页 |
| ·TMS320C6202数字处理器 | 第22-23页 |
| ·存储器设计 | 第23-32页 |
| ·扩展内存接口EMIF | 第23-24页 |
| ·同步存储器的扩充设计 | 第24-27页 |
| ·异步接口的扩充 | 第27-32页 |
| ·数据通道 | 第32-39页 |
| ·扩展总线 | 第32页 |
| ·扩展总线与同步FIFO接口设计 | 第32-36页 |
| ·同步FIFO器件 | 第33页 |
| ·同步FIFO与扩展总线的连接 | 第33-34页 |
| ·FIFO与扩展总线接口的时序设计 | 第34页 |
| ·DMA传输 | 第34-36页 |
| ·FIFO与ADC的接口 | 第36-39页 |
| ·FIFO与ADC接口的时序设计 | 第37-38页 |
| ·FIFO的软控制 | 第38-39页 |
| ·数据采集模块 | 第39-43页 |
| ·LVDS总线 | 第39-40页 |
| ·Dalsa CA-D6 | 第40-41页 |
| ·LVDS到TTL电平转换 | 第41页 |
| ·对CA-D6的控制 | 第41-43页 |
| 4 协处理器的设计 | 第43-53页 |
| ·CPLD／FPGA | 第43-44页 |
| ·DSP+ASIC与DSP+CPLD／FPGA架构 | 第44-45页 |
| ·协处理器的设计 | 第45-53页 |
| ·采集、处理、缓冲的协调 | 第45-46页 |
| ·辅助系统主处理器完成对外设的控制 | 第46-52页 |
| ·协处理器与主处理器的通讯 | 第46-48页 |
| ·控制序列机的实现 | 第48-51页 |
| ·寄存器组与控制序列机的协同工作 | 第51页 |
| ·资源竞争的解决 | 第51-52页 |
| ·辅助完成DSP的McBSP与RS232的通讯 | 第52-53页 |
| 5 系统设计中的部分问题 | 第53-65页 |
| ·高速电路的信号完整性(SI) | 第53-62页 |
| ·传输线理论 | 第53-55页 |
| ·反射与反射的抑制 | 第55-58页 |
| ·串扰及其抑制 | 第58-60页 |
| ·电磁干扰(EMI) | 第60-62页 |
| ·环路 | 第60-61页 |
| ·滤波 | 第61-62页 |
| ·系统的可调试设计 | 第62-64页 |
| ·JTAG接口 | 第63页 |
| ·信号探测点 | 第63页 |
| ·硬件系统的模块化 | 第63页 |
| ·灵活性 | 第63-64页 |
| ·电源与功耗 | 第64-65页 |
| ·电源系统设计 | 第64页 |
| ·电源监测 | 第64页 |
| ·功耗的要求 | 第64-65页 |
| 结束语 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录A 协处理器寄存器组BITMAP | 第69-70页 |
| 附录B 系统存储器资源 | 第70页 |