数字合成信号源的设计
| 第一章 前言 | 第1-9页 |
| ·开发虚拟式数字合成信号源的目的 | 第8页 |
| ·本论文的任务 | 第8-9页 |
| 第二章 数字合成信号源的原理及总体设计 | 第9-14页 |
| ·DDS的基本理论分析 | 第9-10页 |
| ·DDS的优势与不足: | 第10-12页 |
| ·DDS的优势: | 第10-11页 |
| ·影响DDS性能的因素: | 第11-12页 |
| ·方案比较 | 第12-13页 |
| ·总体结构 | 第13-14页 |
| 第三章 锁相环路的设计 | 第14-30页 |
| ·锁相原理 | 第14-21页 |
| ·锁相环路的硬件设计 | 第21-26页 |
| ·电路结构及说明 | 第22-25页 |
| ·电路参数的设计和选择 | 第25-26页 |
| ·频率合成器的带宽 | 第26页 |
| ·低频宽带锁相倍频器的设计 | 第26-30页 |
| ·压控振荡器特性 | 第27页 |
| ·参数设计 | 第27-30页 |
| 第四章 基于任意波形生成的DDS设计 | 第30-50页 |
| ·相位累加器设计 | 第30-31页 |
| ·累加器时钟选择 | 第31-34页 |
| ·混频方案 | 第31-32页 |
| ·分频方案 | 第32-34页 |
| ·波形存储、读取电路 | 第34-37页 |
| ·信号源启动和停止的硬件电路设计 | 第37-39页 |
| ·数模转换 | 第39-42页 |
| ·高速数模转换器实现方法 | 第39-40页 |
| ·数模转换器的选择 | 第40-41页 |
| ·AD9762的应用 | 第41-42页 |
| ·幅度控制 | 第42-44页 |
| ·滤波器的设计 | 第44-46页 |
| ·滤波器分类 | 第44-45页 |
| ·本设计中的滤波器结构 | 第45-46页 |
| ·波形数据的量化 | 第46-47页 |
| ·运算放大器的选择 | 第47-50页 |
| 第五章 CPLD在系统中的应用 | 第50-55页 |
| ·FPGA／CPLD技术简介 | 第50-51页 |
| ·本设计中CPLD的使用 | 第51-54页 |
| ·CPLD器件的功能结构 | 第52-53页 |
| ·CPLD程序的下载 | 第53页 |
| ·CPLD程序的设计 | 第53-54页 |
| ·CPLD芯片的设计结果 | 第54-55页 |
| 第六章 软件及接口设计 | 第55-68页 |
| ·EPP口简介 | 第55页 |
| ·EPP协议的信号定义 | 第55-56页 |
| ·EPP寄存器 | 第56-58页 |
| ·EPP接口电路设计 | 第58-59页 |
| ·Lab Windows／CVI简介 | 第59-61页 |
| ·Lab Windows／CVI特点 | 第59-61页 |
| ·Lab Windows／CVI编程环境 | 第61页 |
| ·控制程序设计 | 第61-68页 |
| ·CVI编程流程 | 第61-63页 |
| ·信号源软件设计 | 第63-68页 |
| 第七章 电路调试 | 第68-73页 |
| ·频率合成器的补偿措施及性能的改善 | 第68-70页 |
| ·CPLD在使用中应注意的问题 | 第70-71页 |
| ·控制电路的调试 | 第71页 |
| ·DAC电路的调试 | 第71-72页 |
| ·超低频锁相倍频器的调试 | 第72-73页 |
| 第八章 系统误差分析 | 第73-81页 |
| ·误差分析 | 第73-74页 |
| ·误差分类 | 第73-74页 |
| ·测量误差的表示方法 | 第74页 |
| ·系统中误差的来源及估计 | 第74-75页 |
| ·实际测试结果 | 第75-81页 |
| ·宽带频率合成器频率精度和稳定度的测试 | 第76-77页 |
| ·超低频锁相倍频器频率精度和稳定度的测试 | 第77-81页 |
| 结束语 | 第81-82页 |
| 参考文献 | 第82-83页 |
| 致谢 | 第83-84页 |
