高速PCB信号完整性分析及硬件系统设计中的应用
| 摘要 | 第1-5页 |
| Abstract | 第5-12页 |
| 第1章 绪论 | 第12-16页 |
| ·选题背景 | 第12-13页 |
| ·信号完整性概述 | 第13-14页 |
| ·国内外研究现状 | 第14-15页 |
| ·论文的结构 | 第15-16页 |
| 第2章 传输线基本理论 | 第16-25页 |
| ·高速电路和高频电路 | 第16-17页 |
| ·传输线理论 | 第17-22页 |
| ·均匀传输线的等效电路模型 | 第17-18页 |
| ·均匀传输线方程 | 第18-20页 |
| ·均匀传输线的传输特性参数 | 第20-22页 |
| ·常见的PCB传输线 | 第22-25页 |
| ·微带线 | 第22-23页 |
| ·带状线 | 第23-25页 |
| 第3章 反射的机理及端接技术的研究 | 第25-37页 |
| ·反射的理论分析 | 第25-29页 |
| ·反射的形成机理 | 第25-27页 |
| ·多次反射的网格分析 | 第27-29页 |
| ·解决反射问题的措施 | 第29-34页 |
| ·端接方案 | 第29-30页 |
| ·串行端接方案 | 第30-31页 |
| ·并行端接方案 | 第31-34页 |
| ·端接措施的仿真与分析 | 第34-37页 |
| 第4章 串扰的研究及仿真分析 | 第37-50页 |
| ·串扰的形成 | 第37-43页 |
| ·耦合线的等效电路 | 第37-39页 |
| ·容性耦合 | 第39-40页 |
| ·感性耦合 | 第40-42页 |
| ·容性耦合和感性耦合的总和 | 第42-43页 |
| ·串扰的仿真 | 第43-45页 |
| ·影响串扰的因素 | 第45-50页 |
| ·耦合长度L对串扰的影响 | 第45-47页 |
| ·传输线间距S对串扰的影响 | 第47页 |
| ·驱动器上升时间T_r对串扰的影响 | 第47-48页 |
| ·地平面对串扰的影响 | 第48-49页 |
| ·抑制串扰的措施 | 第49-50页 |
| 第5章 同步开关噪声 | 第50-54页 |
| ·同步开关噪声概述 | 第50-51页 |
| ·地弹的产生机理 | 第51-53页 |
| ·抑制地弹的措施 | 第53-54页 |
| 第6章 SI分析在高速PCB设计中的应用 | 第54-70页 |
| ·系统硬件资源 | 第54-56页 |
| ·FPGA芯片介绍 | 第55页 |
| ·DDR SDRAM芯片介绍 | 第55-56页 |
| ·USB设备控制芯片 | 第56页 |
| ·PCB设计中的SI分析 | 第56-70页 |
| ·原理图中的信号完整性设计 | 第57-61页 |
| ·高速信号的反射 | 第57-60页 |
| ·地弹的处理 | 第60-61页 |
| ·PCB中的信号完整性设计 | 第61-70页 |
| ·叠层设置 | 第61-62页 |
| ·布局设计 | 第62-64页 |
| ·系统布线 | 第64-70页 |
| 第7章 总结与期望 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 攻读学位期间发表论文 | 第73-74页 |
| 致谢 | 第74页 |
