一种宽带跳码通信系统设计及基带FPGA实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 背景与意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 主要内容和结构安排 | 第18-20页 |
| 第二章 相关原理与技术 | 第20-28页 |
| 2.1 跳码扩频系统的原理 | 第20-22页 |
| 2.1.1 扩频通信相关原理 | 第20页 |
| 2.1.2 跳码扩频 | 第20-22页 |
| 2.2 窄带干扰抑制 | 第22-23页 |
| 2.3 同步捕获 | 第23-24页 |
| 2.4 同步跟踪 | 第24-26页 |
| 2.4.1 载波跟踪 | 第24-25页 |
| 2.4.2 码跟踪 | 第25-26页 |
| 2.5 本章小结 | 第26-28页 |
| 第三章 发射端基带设计及相关模块FPGA实现 | 第28-50页 |
| 3.1 发射端总体设计方案 | 第28-29页 |
| 3.2 发射端相关模块方案设计 | 第29-37页 |
| 3.2.1 同步头 | 第29-30页 |
| 3.2.2 数据格式 | 第30页 |
| 3.2.3 跳码图案 | 第30-31页 |
| 3.2.4 伪随机序列的选取 | 第31-36页 |
| 3.2.5 跳码扩频 | 第36页 |
| 3.2.6 数据加扰 | 第36页 |
| 3.2.7 基带调制 | 第36-37页 |
| 3.3 器件选择 | 第37-38页 |
| 3.4 模块FPGA实现 | 第38-49页 |
| 3.4.1 时钟控制 | 第39页 |
| 3.4.2 ARM与FPGA接口模块 | 第39-40页 |
| 3.4.3 组帧模块 | 第40-42页 |
| 3.4.4 扩频模块 | 第42-43页 |
| 3.4.5 跳码模块 | 第43-47页 |
| 3.4.6 加扰模块 | 第47页 |
| 3.4.7 基带调制模块 | 第47-49页 |
| 3.5 本章小结 | 第49-50页 |
| 第四章 接收端基带设计及相关模块FPGA实现 | 第50-76页 |
| 4.1 接收端的总体方案设计 | 第50页 |
| 4.2 接收端相关模块方案设计 | 第50-60页 |
| 4.2.1 窄带干扰抑制 | 第51-54页 |
| 4.2.2 同步捕获 | 第54-56页 |
| 4.2.3 载波跟踪和码跟踪 | 第56-59页 |
| 4.2.4 解扰解扩 | 第59-60页 |
| 4.3 器件选择 | 第60页 |
| 4.4 模块FPGA实现 | 第60-74页 |
| 4.4.1 窄带干扰抑制 | 第60-65页 |
| 4.4.2 同步捕获 | 第65-68页 |
| 4.4.3 载波跟踪和码跟踪 | 第68-72页 |
| 4.4.4 解扩判决 | 第72-74页 |
| 4.5 本章小结 | 第74-76页 |
| 第五章 总结与展望 | 第76-78页 |
| 5.1 研究结论 | 第76页 |
| 5.2 研究展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |
