| 致谢 | 第5-7页 |
| 摘要 | 第7-9页 |
| ABSTRACT | 第9-10页 |
| 缩略词表 | 第11-15页 |
| 1 绪论 | 第15-37页 |
| 1.1 课题背景及意义 | 第15-17页 |
| 1.2 ESD模型与测试方法 | 第17-26页 |
| 1.2.1 人体模型(HBM) | 第18-20页 |
| 1.2.2 机器模型(MM) | 第20-21页 |
| 1.2.3 组件充电模型(CDM) | 第21-23页 |
| 1.2.4 系统级模型—国际电子工业委员会标准模型(IEC) | 第23-24页 |
| 1.2.5 电气过应力浪涌模型(EOS) | 第24-26页 |
| 1.3 典型的ESD测试方法 | 第26-34页 |
| 1.3.1 HBM和MM测试 | 第26-29页 |
| 1.3.2 CDM测试 | 第29-31页 |
| 1.3.3 IEC测试 | 第31页 |
| 1.3.4 TLP测试 | 第31-34页 |
| 1.4 片上ESD防护的国内外研究及现状 | 第34-35页 |
| 1.5 本论文的主要工作和组织结构 | 第35-37页 |
| 2 先进CMOS工艺下的ESD防护设计研究 | 第37-57页 |
| 2.1 纳米集成电路片上ESD防护概述 | 第37-41页 |
| 2.1.1 28nm先进CMOS工艺ESD防护窗口 | 第37-38页 |
| 2.1.2 集成电路ESD防护单元 | 第38-41页 |
| 2.1.3 28nm先进CMOS工艺片上ESD防护需求 | 第41页 |
| 2.2 28nm CMOS芯片ESD防护设计 | 第41-55页 |
| 2.2.1 28nm CMOS芯片失效分析及改进方案 | 第41-45页 |
| 2.2.2 基于SCR的新型ESD防护结构研究 | 第45-55页 |
| 2.3 本章小结 | 第55-57页 |
| 3 砷化镓工艺高速光模块芯片ESD防护设计研究 | 第57-77页 |
| 3.1 GaAs高速光模块及防护介绍 | 第57-63页 |
| 3.2 光模块芯片ESD测试及失效分析 | 第63-67页 |
| 3.3 GaAs片上防护器件设计 | 第67-75页 |
| 3.3.1 基于PHEMT器件构成的二极管ESD防护器件 | 第67-72页 |
| 3.3.2 新型的二极管触发PHEMT ESD防护器件 | 第72-75页 |
| 3.4 本章小结 | 第75-77页 |
| 4 ESD器件抗力缺陷特性研究 | 第77-89页 |
| 4.1 Power Clamp ESD防护结构介绍 | 第77-78页 |
| 4.2 RC NMOS的Power Clamp时间窗特性 | 第78-84页 |
| 4.2.1 IEC、HBM建模及仿真 | 第78-81页 |
| 4.2.2 EOS浪涌仿真 | 第81-84页 |
| 4.3 上升沿对ESD防护器件性能影响 | 第84-89页 |
| 4.3.1 不同上升沿波形实现 | 第84-86页 |
| 4.3.2 不同上升沿TLP实测 | 第86-89页 |
| 5 总结及展望 | 第89-93页 |
| 5.1 总结 | 第89-91页 |
| 5.2 展望 | 第91-93页 |
| 参考文献 | 第93-101页 |
| 作者简历及在学期间所取得的科研成果 | 第101页 |
| 作者简历 | 第101页 |
| 发表和录用的文章 | 第101页 |
| 申请的专利 | 第101页 |
