| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-12页 |
| 1.1 研究背景和意义 | 第7-8页 |
| 1.2 国内外研究现状及发展动态 | 第8-11页 |
| 1.3 本文主要工作和章节安排 | 第11-12页 |
| 2 大容量高速传输与存储系统的方案确定 | 第12-20页 |
| 2.1 引言 | 第12页 |
| 2.2 系统功能指标 | 第12-13页 |
| 2.3 系统方案确定 | 第13-17页 |
| 2.4 系统工作流程与硬件平台 | 第17-19页 |
| 2.5 本章小结 | 第19-20页 |
| 3 MicroBlaze控制的自检数据产生与DDR3控制器读写 | 第20-30页 |
| 3.1 引言 | 第20页 |
| 3.2 MicroBlaze控制的数据产生 | 第20-23页 |
| 3.3 DDR3控制器读写 | 第23-29页 |
| 3.3.1 MIG核配置 | 第23-24页 |
| 3.3.2 DDR3读写 | 第24-29页 |
| 3.4 本章小结 | 第29-30页 |
| 4 PCIe3.0总线接口与DMA控制器实现 | 第30-45页 |
| 4.1 引言 | 第30页 |
| 4.2 PCIe3.0总线接口 | 第30-39页 |
| 4.2.1 PCIe3.0拓扑结构与分层结构 | 第30-32页 |
| 4.2.2 PCIe3.0的事务机制 | 第32-38页 |
| 4.2.3 PCIe3.0的配置空间 | 第38-39页 |
| 4.3 DMA控制器实现 | 第39-44页 |
| 4.4 本章小结 | 第44-45页 |
| 5 PCIe3.0上位机驱动应用程序及固态磁盘阵列大容量存储实现 | 第45-52页 |
| 5.1 引言 | 第45页 |
| 5.2 PCIe3.0上位机驱动应用程序实现 | 第45-49页 |
| 5.3 固态磁盘阵列大容量存储的实现 | 第49-51页 |
| 5.4 本章小结 | 第51-52页 |
| 6 系统测试与验证 | 第52-62页 |
| 6.1 引言 | 第52页 |
| 6.2 DDR3缓存读写测试 | 第52-54页 |
| 6.3 DMA传输模块测试 | 第54-55页 |
| 6.4 系统整体性能测试 | 第55-61页 |
| 6.5 本章小结 | 第61-62页 |
| 7 总结与展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 附录 | 第68页 |