摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第11-19页 |
1.1 研究背景及研究意义 | 第11-12页 |
1.1.1 研究背景 | 第11页 |
1.1.2 研究意义 | 第11-12页 |
1.2 LTCC技术国内外研究现状 | 第12-14页 |
1.3 成型缺陷国内外研究现状 | 第14-17页 |
1.3.1 微通道变形 | 第14-15页 |
1.3.2 基板翘曲 | 第15-16页 |
1.3.3 层间垂直互联错位 | 第16页 |
1.3.4 芯片共晶焊空洞 | 第16-17页 |
1.4 本文主要研究内容 | 第17-19页 |
第二章 微通道变形与层压工艺参数关系研究 | 第19-45页 |
2.1 射频模块概述 | 第19页 |
2.2 LTCC技术 | 第19-22页 |
2.2.1 LTCC材料特点 | 第19-20页 |
2.2.2 LTCC的工艺流程 | 第20-22页 |
2.3 层压工艺 | 第22-23页 |
2.4 微通道变形形成机制 | 第23-25页 |
2.5 微通道变形仿真分析 | 第25-35页 |
2.5.1 传热学 | 第25-26页 |
2.5.2 热-结构耦合分析 | 第26-27页 |
2.5.3 正交试验设计 | 第27-28页 |
2.5.4 有限元仿真分析 | 第28-35页 |
2.6 关系模型的建立 | 第35-39页 |
2.6.1 详细正交试验仿真 | 第35页 |
2.6.2 响应面函数法 | 第35-38页 |
2.6.3 评价函数的建立 | 第38-39页 |
2.7 关系模型实验验证 | 第39-42页 |
2.8 填充材料对微通道变形影响分析 | 第42-44页 |
2.9 本章小结 | 第44-45页 |
第三章 基板翘曲与烧结工艺参数关系研究 | 第45-60页 |
3.1 烧结工艺 | 第45-46页 |
3.2 基板翘曲形成机制 | 第46-47页 |
3.3 正交试验设计 | 第47-48页 |
3.4 基板翘曲仿真分析 | 第48-56页 |
3.4.1 烧结工艺热传输原理 | 第48-49页 |
3.4.2 烧结工艺本构方程 | 第49-50页 |
3.4.3 仿真分析 | 第50-53页 |
3.4.4 仿真分析结果 | 第53-56页 |
3.5 关系模型的建立 | 第56-58页 |
3.6 关系模型的实验验证 | 第58-59页 |
3.7 本章小结 | 第59-60页 |
第四章 层间垂直互联错位与烧结工艺参数关系研究 | 第60-69页 |
4.1 引言 | 第60页 |
4.2 层间垂直互联错位形成机制 | 第60-61页 |
4.3 正交试验设计 | 第61-62页 |
4.4 层间垂直互联错位仿真分析 | 第62-64页 |
4.4.1 模型的建立 | 第62页 |
4.4.2 仿真结果 | 第62-64页 |
4.5 层间垂直互联错位与烧结工艺参数关系模型的建立 | 第64-66页 |
4.6 关系模型的实验验证 | 第66-68页 |
4.7 本章小结 | 第68-69页 |
第五章 芯片共晶焊空洞率与工艺参数关系研究 | 第69-82页 |
5.1 引言 | 第69-70页 |
5.2 真空共晶焊工艺过程 | 第70-72页 |
5.3 材料的选择 | 第72-74页 |
5.3.1 焊料的选择 | 第72页 |
5.3.2 薄膜金属的选择 | 第72-73页 |
5.3.3 热沉材料的选择 | 第73-74页 |
5.4 共晶焊空洞率形成机制 | 第74-75页 |
5.5 共晶焊空洞率实验 | 第75-79页 |
5.5.1 焊接曲线的优化 | 第75-77页 |
5.5.2 焊接压力对空洞率的影响 | 第77-79页 |
5.5.3 焊片大小对空洞率的影响 | 第79页 |
5.6 关系模型的建立 | 第79-81页 |
5.7 本章小结 | 第81-82页 |
第六章 总结与展望 | 第82-84页 |
6.1 全文总结 | 第82-83页 |
6.2 研究展望 | 第83-84页 |
致谢 | 第84-85页 |
参考文献 | 第85-89页 |