| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 ADC 的应用及发展历史 | 第10页 |
| 1.2 ADC的种类及优缺点比较 | 第10-14页 |
| 1.3 本文的研究内容及意义 | 第14-15页 |
| 1.4 论文基本架构 | 第15-17页 |
| 第二章 ADC基础理论介绍 | 第17-27页 |
| 2.1 ADC的几个主要特征 | 第17-19页 |
| 2.2 ADC 系统工作原理 | 第19-23页 |
| 2.2.1 SARADC系统原理 | 第19-20页 |
| 2.2.2 比较器系统结构 | 第20-21页 |
| 2.2.3 流水线式(Pipeline)ADC系统结构 | 第21-23页 |
| 2.3 过采样方法基本原理 | 第23-26页 |
| 2.3.1 量化噪声模型 | 第23-24页 |
| 2.3.2 过采样技术 | 第24-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 系统方案设计 | 第27-37页 |
| 3.1 系统方案简介 | 第27页 |
| 3.2 PipelineSARADC系统结构 | 第27-29页 |
| 3.3 SARADC模块介绍 | 第29-34页 |
| 3.3.1 全差分SARADC系统结构 | 第29-31页 |
| 3.3.2 C-2C电容阵列结构 | 第31-34页 |
| 3.4 CIC数字滤波器 | 第34-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第四章 模拟电路模块的实现 | 第37-49页 |
| 4.1 比较器模块 | 第37-39页 |
| 4.1.1 比较器结构 | 第37-38页 |
| 4.1.2 比较器的仿真 | 第38-39页 |
| 4.2 放大电路模块 | 第39-46页 |
| 4.2.1 放大电路模块结构 | 第39-40页 |
| 4.2.2 放大电路模块参数设定 | 第40-41页 |
| 4.2.2.1 全差分运放直流增益和运放直流增益 | 第40-41页 |
| 4.2.2.2 全差分运放的带宽和运放带宽 | 第41页 |
| 4.2.3 运放电路结构 | 第41-43页 |
| 4.2.3.1 运放电路 | 第41-42页 |
| 4.2.3.2 全差分运放电路 | 第42-43页 |
| 4.2.4 运放电路仿真 | 第43-46页 |
| 4.2.4.1 运放的性能仿真 | 第43-44页 |
| 4.2.4.2 全差分运放的性能仿真 | 第44-46页 |
| 4.3 基准电流源 | 第46-48页 |
| 4.3.1 基准电流源仿真结果 | 第47-48页 |
| 4.4 本章小结 | 第48-49页 |
| 第五章 数字控制系统的实现 | 第49-68页 |
| 5.1 高8位SARADC控制电路的设计 | 第49-53页 |
| 5.2 低8位SARADC控制电路的设计 | 第53-56页 |
| 5.3 基本模块电路的实现 | 第56-65页 |
| 5.3.1 数字寄存器模块的结构 | 第56-58页 |
| 5.3.2 移位寄存器模块 | 第58-59页 |
| 5.3.3 下降沿D触发器模块 | 第59页 |
| 5.3.4 RS触发器模块 | 第59-60页 |
| 5.3.5 D锁存器模块 | 第60-61页 |
| 5.3.6 寄存器模块 | 第61-62页 |
| 5.3.7 CMOS与非门模块 | 第62-63页 |
| 5.3.8 CMOS 三或门模块 | 第63-65页 |
| 5.4 CIC结构与仿真 | 第65-67页 |
| 5.5 本章小结 | 第67-68页 |
| 第六章 系统性能的仿真结果 | 第68-78页 |
| 6.1 高8位SARADC的仿真结果 | 第68-70页 |
| 6.2 放大电路及低8位ADC的仿真结果 | 第70-72页 |
| 6.3 模拟电路16位ADC的仿真结果 | 第72-74页 |
| 6.4 20 位SARADC的仿真结果 | 第74-77页 |
| 6.5 本章小结 | 第77-78页 |
| 第七章 总结及展望 | 第78-80页 |
| 7.1 工作总结 | 第78页 |
| 7.2 未来工作展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |