RA码编译码器的研究与FPGA实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究目的及意义 | 第10-11页 |
| 1.2 国内外研究发展现状及分析 | 第11-12页 |
| 1.3 论文的主要内容及章节安排 | 第12-14页 |
| 第2章 RA码的定义及相关概念 | 第14-21页 |
| 2.1 数字通信系统与信道编码 | 第14-15页 |
| 2.2 RA码相关概念 | 第15-18页 |
| 2.2.1 线性分组码 | 第15-16页 |
| 2.2.2 Turbo码 | 第16-17页 |
| 2.2.3 LDPC码 | 第17-18页 |
| 2.3 RA码的分类及表示方法 | 第18-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第3章 RA码的编译码算法 | 第21-41页 |
| 3.1 RA码的编码算法 | 第21-26页 |
| 3.1.1 交织器的改进与优化 | 第22-24页 |
| 3.1.2 基于改进型交织器的校验矩阵 | 第24-26页 |
| 3.2 RA码的译码算法 | 第26-37页 |
| 3.2.1 RA码的BP译码算法 | 第26-31页 |
| 3.2.2 RA码的对数似然比译码算法 | 第31-34页 |
| 3.2.3 RA码的最小和译码算法 | 第34-37页 |
| 3.3 译码算法的Matlab性能分析 | 第37-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第4章 RA码编译码器的FPGA实现 | 第41-68页 |
| 4.1 编译码器的硬件平台 | 第41-42页 |
| 4.2 RA码编码器的设计与实现 | 第42-49页 |
| 4.2.1 重复器的FPGA实现 | 第42-43页 |
| 4.2.2 分组交织器的设计方案 | 第43-45页 |
| 4.2.3 奇偶分组交织器的设计方案 | 第45-47页 |
| 4.2.4 随机交织器的设计方案 | 第47-48页 |
| 4.2.5 组合器的FPGA实现 | 第48-49页 |
| 4.2.6 累加器的FPGA实现 | 第49页 |
| 4.3 RA码编码器的实验结果及其分析 | 第49-52页 |
| 4.4 RA码译码器的设计与实现 | 第52-62页 |
| 4.4.1 译码器的硬件实现结构 | 第52-55页 |
| 4.4.2 译码器的总体设计方案 | 第55-59页 |
| 4.4.3 变量节点模块的设计方案 | 第59-60页 |
| 4.4.4 校验节点模块的设计方案 | 第60-62页 |
| 4.5 RA码译码器的实验结果及其分析 | 第62-65页 |
| 4.6 RA码截短方式性能分析 | 第65-66页 |
| 4.7 本章小结 | 第66-68页 |
| 第5章 总结与展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-75页 |
| 攻读学位期间取得的科研成果 | 第75页 |
