| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第7-9页 |
| 图录 | 第9-10页 |
| 表录 | 第10-11页 |
| 第一章 绪论 | 第11-28页 |
| 1.1 研究背景和意义 | 第11-24页 |
| 1.1.1 片上网络概述 | 第11-16页 |
| 1.1.2 专用片上网络概述 | 第16-18页 |
| 1.1.3 三维集成电路技术概述 | 第18-22页 |
| 1.1.4 三维片上网络概述 | 第22-24页 |
| 1.2 前人工作 | 第24-25页 |
| 1.3 本文创新点 | 第25-26页 |
| 1.4 研究内容及结构 | 第26-28页 |
| 第二章 预备知识 | 第28-37页 |
| 2.1 布局规划的表示方法 | 第28-30页 |
| 2.2 功耗模型 Orion 2.0 | 第30-36页 |
| 2.2.1 switch 的模型 | 第31-34页 |
| 2.2.2 link 的模型 | 第34-35页 |
| 2.2.3 NI 的模型 | 第35-36页 |
| 2.3 本章小结 | 第36-37页 |
| 第三章 问题建模 | 第37-40页 |
| 3.1 拓扑综合问题建模 | 第37-39页 |
| 3.2 本章小结 | 第39-40页 |
| 第四章 算法综述 | 第40-42页 |
| 第五章 算法细述 | 第42-57页 |
| 5.1 初始群划分 | 第42-43页 |
| 5.2 基于拓扑结构的布图规划方法 | 第43-52页 |
| 5.2.1 选择候选插入点 CIP 和候选群 CC | 第43-46页 |
| 5.2.2 更新群和 SCG | 第46-47页 |
| 5.2.3 Switches 的放置 | 第47-48页 |
| 5.2.4 增量式路径分配 | 第48-51页 |
| 5.2.5 3D 拓扑结构的评估 | 第51-52页 |
| 5.3 NoC 组件的实际放置 | 第52-53页 |
| 5.4 TSV 的放置 | 第53-55页 |
| 5.5 本章小结 | 第55-57页 |
| 第六章 实验结果分析 | 第57-64页 |
| 6.1 2D 实验结果和讨论 | 第57-59页 |
| 6.2 3D 实验结果与讨论 | 第59-63页 |
| 6.3 本章小结 | 第63-64页 |
| 第七章 总结与展望 | 第64-67页 |
| 7.1 本文总结 | 第64页 |
| 7.2 研究展望 | 第64-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 攻读硕士学位期间已发表或录用的论文 | 第71-73页 |