基于Android和FPGA的便携式多接口误码分析仪设计
| 摘要 | 第9-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 引言 | 第13-17页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 误码分析技术发展现状 | 第14-15页 |
| 1.2.1 工作模式 | 第14页 |
| 1.2.2 传统、智能和虚拟仪表 | 第14-15页 |
| 1.3 FPGA在数字系统中的应用 | 第15-16页 |
| 1.4 本文的主要内容 | 第16-17页 |
| 第二章 误码分析仪的总体结构 | 第17-20页 |
| 2.1 误码分析仪的总体结构 | 第17-18页 |
| 2.2 关键器件选择 | 第18-19页 |
| 2.2.1 FPGA的选择 | 第18页 |
| 2.2.2 DDS的选择 | 第18-19页 |
| 2.2.3 嵌入式系统硬件选择 | 第19页 |
| 2.3 本章小结 | 第19-20页 |
| 第三章 误码分析模块的设计与实现 | 第20-42页 |
| 3.1 误码分析模块的组成结构 | 第20页 |
| 3.2 误码监测器 | 第20-30页 |
| 3.2.1 发测试序列产生模块 | 第21-24页 |
| 3.2.2 误码插入模块 | 第24-25页 |
| 3.2.3 收测试序列模块 | 第25-28页 |
| 3.2.4 误码监测器整体仿真 | 第28-30页 |
| 3.3 编码器 | 第30-35页 |
| 3.3.1 AMI编码器 | 第31页 |
| 3.3.2 HDB3编码器 | 第31-35页 |
| 3.3.3 RZ编码器 | 第35页 |
| 3.3.4 输出控制单元 | 第35页 |
| 3.4 解码器 | 第35-40页 |
| 3.4.1 HDB3解码器 | 第35-40页 |
| 3.4.2 AMI解码器 | 第40页 |
| 3.4.3 输出控制单元 | 第40页 |
| 3.5 时钟分频器 | 第40-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第四章 SOPC的设计与实现 | 第42-53页 |
| 4.1 SOPC的建立和例化 | 第42-46页 |
| 4.2 关键外设驱动编写 | 第46-51页 |
| 4.2.1 头文件sopc.h | 第46-49页 |
| 4.2.2 定时器头文件timer.h | 第49-50页 |
| 4.2.3 驱动文件dds.c | 第50-51页 |
| 4.2.4 驱动文件uart.c | 第51页 |
| 4.3 通信控制指令 | 第51-52页 |
| 4.4 本章小结 | 第52-53页 |
| 第五章 时钟、接口和电源电路设计 | 第53-62页 |
| 5.1 连续可变时钟产生 | 第53-57页 |
| 5.1.1 AD9850简介 | 第53-55页 |
| 5.1.2 AD9850编程 | 第55-56页 |
| 5.1.3 连续可变时钟产生原理图 | 第56-57页 |
| 5.2 接口电路 | 第57-60页 |
| 5.2.1 3.3/5V电平转换电路 | 第57-58页 |
| 5.2.2 TTL/平衡AMI转换电路 | 第58-59页 |
| 5.2.3 TTL/平衡HDB3转换电路 | 第59-60页 |
| 5.2.4 AMI/HDB3切换电路 | 第60页 |
| 5.3 电源管理 | 第60-61页 |
| 5.4 本章小结 | 第61-62页 |
| 第六章 应用软件开发 | 第62-64页 |
| 第七章 总结 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 学位论文评阅及答辩情况表 | 第70页 |
