| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第1章 绪论 | 第10-16页 |
| ·引言 | 第10页 |
| ·电子式互感器 | 第10-11页 |
| ·IEC61850标准简介 | 第11-13页 |
| ·合并单元的研究现状 | 第13-14页 |
| ·合并单元的研究意义 | 第14页 |
| ·课题来源及论文的主要工作 | 第14-16页 |
| 第2章 合并单元的分析与研究 | 第16-21页 |
| ·合并单元的定义 | 第16页 |
| ·合并单元的功能及结构 | 第16-19页 |
| ·数据接收模块 | 第17-18页 |
| ·数据处理模块 | 第18页 |
| ·数据输出模块 | 第18-19页 |
| ·合并单元通信的特点 | 第19页 |
| ·合并单元硬件方案简介 | 第19-21页 |
| 第3章 合并单元数据接收模块的软件设计 | 第21-31页 |
| ·单台合并单元同步方案 | 第21-26页 |
| ·单台合并单元时钟同步总体流程 | 第21页 |
| ·秒脉冲有效性检验 | 第21-23页 |
| ·A/D同步采样控制信号产生 | 第23-25页 |
| ·秒脉冲异常处理及抗干扰措施 | 第25页 |
| ·秒脉冲识别及同步采样脉冲产生仿真 | 第25-26页 |
| ·解码校验模块设计 | 第26-29页 |
| ·曼彻斯特解码 | 第26-27页 |
| ·CRC校验 | 第27-29页 |
| ·FIFO模块设计 | 第29-31页 |
| 第4章 合并单元数据处理模块的设计 | 第31-41页 |
| ·引言 | 第31-32页 |
| ·电子式互感器设计中的关键问题 | 第31页 |
| ·合并单元数据处理的结构 | 第31-32页 |
| ·数据处理模块的实现 | 第32-39页 |
| ·数字滤波器的设计 | 第32-34页 |
| ·相位补偿 | 第34-36页 |
| ·均方根值及相位的计算 | 第36-39页 |
| ·试验结果及分析 | 第39-41页 |
| 第5章 合并单元信息模型的构建 | 第41-52页 |
| ·合并单元的信息模型 | 第41-42页 |
| ·传输模型的构建 | 第42-46页 |
| ·发布/订户通信机制 | 第43-45页 |
| ·客户/服务器通信机制 | 第45-46页 |
| ·合并单元映射的实现 | 第46-52页 |
| ·基于IEC61850-9-1的通信映射 | 第46-49页 |
| ·基于IEC61850-9-2的通信映射 | 第49-50页 |
| ·IEC61850-9-1和IEC61850-9-2的对比 | 第50-52页 |
| 第6章 合并单元的数据输出模块软件设计 | 第52-59页 |
| ·以太网模块 | 第52-53页 |
| ·数据输出模块的软件设计 | 第53-56页 |
| ·硬件的初始化 | 第53-55页 |
| ·数据的发送 | 第55-56页 |
| ·数据输出模块实验与验证 | 第56-59页 |
| ·Ethereal简介 | 第56-57页 |
| ·合并单元数字输出测试 | 第57-59页 |
| 结论 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及参加的科研工作 | 第65-66页 |