| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外发展趋势及研究现状 | 第11-12页 |
| 1.3 课题任务和本文主要工作 | 第12页 |
| 1.4 本文结构安排 | 第12-14页 |
| 第二章 硬件设计方案 | 第14-21页 |
| 2.1 PCI Express总线简介 | 第14-15页 |
| 2.2 硬件设计方案 | 第15-16页 |
| 2.3 控制部分设计方案 | 第16-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 数据采集与存储单元设计 | 第21-37页 |
| 3.1 数据采集单元设计 | 第21-28页 |
| 3.1.1 采样时钟电路设计 | 第21-23页 |
| 3.1.2 数据采集电路设计 | 第23-28页 |
| 3.2 数据存储单元设计 | 第28-36页 |
| 3.2.1 DDR2 SDRAM控制器设计 | 第29-31页 |
| 3.2.2 读写缓冲模块设计 | 第31-35页 |
| 3.2.2.1 写缓冲模块设计 | 第31-34页 |
| 3.2.2.2 读缓冲模块设计 | 第34-35页 |
| 3.2.3 PCB布板设计 | 第35-36页 |
| 3.3 本章小结 | 第36-37页 |
| 第四章 协议触发单元设计 | 第37-59页 |
| 4.1 PCI Express数据包 | 第37-43页 |
| 4.1.1 处理层数据包 | 第38-40页 |
| 4.1.2 数据链路层数据包 | 第40-42页 |
| 4.1.3 物理层数据包 | 第42-43页 |
| 4.2 协议信号提取模块设计 | 第43-48页 |
| 4.2.1 TLP信号提取 | 第44-46页 |
| 4.2.2 DLLP信号提取 | 第46-47页 |
| 4.2.3 有序集信号提取 | 第47-48页 |
| 4.3 触发模块设计 | 第48-58页 |
| 4.3.1 帧开始触发 | 第50-51页 |
| 4.3.2 TLP包头类型触发 | 第51-52页 |
| 4.3.3 TLP事务类型触发 | 第52-54页 |
| 4.3.4 DLLP事务类型触发 | 第54-55页 |
| 4.3.5 数据中毒触发 | 第55-56页 |
| 4.3.6 帧结束触发 | 第56-57页 |
| 4.3.7 有序集触发 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 调试与测试 | 第59-72页 |
| 5.1 测试平台构建 | 第59-63页 |
| 5.1.1 测试目标板总体设计 | 第59-60页 |
| 5.1.2 FPGA逻辑设计 | 第60-62页 |
| 5.1.3 PCI Express接口电路设计 | 第62-63页 |
| 5.2 测试目标板调试 | 第63页 |
| 5.3 PCI Express总线分析仪硬件平台调试 | 第63-64页 |
| 5.4 协议触发测试 | 第64-71页 |
| 5.5 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 本课题工作总结 | 第72页 |
| 6.2 下一步工作展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 附录 | 第77-78页 |
| 攻硕期间取得的研究成果 | 第78-79页 |