| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 引言 | 第12-18页 |
| 1.1 课题来源及研究意义 | 第12-14页 |
| 1.2 时钟源概述和相关频率合成技术的发展 | 第14-17页 |
| 1.2.1 时钟源概述 | 第14页 |
| 1.2.2 频率合成技术的发展 | 第14-15页 |
| 1.2.3 DDS的发展以及应用 | 第15-17页 |
| 1.3 本文的研究工作及文章结构 | 第17-18页 |
| 第二章 时钟源中的直接数字频率合成技术理论基础 | 第18-36页 |
| 2.1 DDS频率合成技术的实现机理 | 第18-20页 |
| 2.2 DDS的基本结构 | 第20-24页 |
| 2.2.1 相位累加器 | 第21-22页 |
| 2.2.2 正弦查找表 | 第22-24页 |
| 2.2.3 数模转换器 | 第24页 |
| 2.2.4 低通滤波器 | 第24页 |
| 2.3 DDS输出频谱的频率组成 | 第24-34页 |
| 2.3.1 理想状态下的DDS频谱分心 | 第24-26页 |
| 2.3.2 DDS输出信号的频率以及频率分辨率 | 第26-27页 |
| 2.3.3 DDS谐波杂散频谱特征分析 | 第27-34页 |
| 2.4 DDS输出信号的噪声分析 | 第34-35页 |
| 2.5 本章小结 | 第35-36页 |
| 第三章 时钟源抖动特征的建模与低抖动时钟源的方案设计 | 第36-58页 |
| 3.1 时钟抖动原理 | 第36-38页 |
| 3.1.1 时钟抖动概述 | 第36-37页 |
| 3.1.2 抖动的产生机理 | 第37-38页 |
| 3.2 抖动和相位谱密度的关系 | 第38-48页 |
| 3.2.1 相位噪声功率谱特征分析 | 第39-42页 |
| 3.2.2 抖动和相位谱密度的关系 | 第42-44页 |
| 3.2.3 基于相噪的抖动特征的建模与分析 | 第44-48页 |
| 3.3 DDS谐波杂散和抖动的关系 | 第48-52页 |
| 3.3.1 谐波杂散频谱和抖动的关系 | 第48-50页 |
| 3.3.2 基于谐波杂散的抖动特征的建模 | 第50-52页 |
| 3.4 去除最差杂散的方案设计 | 第52-57页 |
| 3.4.1 去除最差杂散方案的提出 | 第52-55页 |
| 3.4.2 去除最差杂散方案的可行性分析 | 第55-57页 |
| 3.5 本章小结 | 第57-58页 |
| 第四章 低抖动时钟源系统方案与电路设计 | 第58-64页 |
| 4.1 高速采样系统设计指标及低抖动时钟源设计方案 | 第58-59页 |
| 4.1.1 高速采样系统方案 | 第58-59页 |
| 4.1.2 时钟源系统设计指标 | 第59页 |
| 4.2 低抖动时钟源系统方案设计 | 第59-60页 |
| 4.2.1 基于AD9912的时钟源方案设计 | 第59-60页 |
| 4.2.2 方案可行性分析 | 第60页 |
| 4.3 基于AD9912的DDS电路设计 | 第60-63页 |
| 4.3.1 AD9912芯片介绍 | 第60-61页 |
| 4.3.2 Spuer Killer配置流程 | 第61页 |
| 4.3.3 DDS电路设计 | 第61-63页 |
| 4.4 本章小结 | 第63-64页 |
| 第五章 系统调试及结果分析 | 第64-76页 |
| 5.1 DDS输出 62.5MHz信号频率的测试 | 第64-68页 |
| 5.2 DDS的Spur Killer的调试 | 第68-73页 |
| 5.3 DDS其它频点的测试 | 第73-74页 |
| 5.4 测试小节 | 第74-75页 |
| 5.5 本章小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-77页 |
| 6.1 本文总结 | 第76页 |
| 6.2 下一步工作 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |