双核CPU的数字示波器电路设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-9页 |
| 1.1 概述 | 第7-8页 |
| 1.2 设计目标 | 第8页 |
| 1.3 论文结构 | 第8-9页 |
| 第二章 系统整体的设计方案 | 第9-14页 |
| 2.1 模拟信号调理通道的设计方案 | 第9-11页 |
| 2.2 触发通道的设计方案 | 第11-12页 |
| 2.3 主控制器电路的设计方案 | 第12-13页 |
| 2.4 本章小结 | 第13-14页 |
| 第三章 信号调理通道(Y通道)设计 | 第14-21页 |
| 3.1 耦合方式选择 | 第14-15页 |
| 3.2 无源衰减网络 | 第15-16页 |
| 3.3 阻抗变换电路 | 第16-17页 |
| 3.4 程控放大器 | 第17-18页 |
| 3.5 后级放大电路与单端转差分电路 | 第18-20页 |
| 3.6 本章小结 | 第20-21页 |
| 第四章 X触发通道电路设计 | 第21-29页 |
| 4.1 模数转换器选型 | 第21-24页 |
| 4.2 触发通道控制与触发通道 | 第24-25页 |
| 4.3 视频分离电路 | 第25-26页 |
| 4.4 多路DAC扩展电路 | 第26-28页 |
| 4.5 本章小结 | 第28-29页 |
| 第五章 主控制器与信号处理部分电路设计 | 第29-37页 |
| 5.1 ARM处理器的选型 | 第29-31页 |
| 5.2 以太网控制器介绍 | 第31页 |
| 5.3 FPGA外围电路的设计 | 第31-32页 |
| 5.4 FPGA内部电路设计 | 第32-36页 |
| 5.4.1 PLL单元 | 第32-33页 |
| 5.4.2 FIFO单元 | 第33-35页 |
| 5.4.3 峰值检测电路的设计 | 第35-36页 |
| 5.5 本章小结 | 第36-37页 |
| 第六章 电源与PCB设计 | 第37-43页 |
| 6.1 电源电路的设计 | 第37-39页 |
| 6.2 PCB的设计 | 第39-42页 |
| 6.3 本章小结 | 第42-43页 |
| 第七章 关键性电路调试与验证 | 第43-48页 |
| 7.1 耦合电路的调试与测试 | 第43-44页 |
| 7.2 衰减网络的调试与测试 | 第44-45页 |
| 7.3 运放电路的调试与测试 | 第45-47页 |
| 7.4 本章小结 | 第47-48页 |
| 第八章 结论 | 第48-49页 |
| 参考文献 | 第49-51页 |
| 附录 主要电路原理图 | 第51-56页 |
| 致谢 | 第56页 |
