一种雷达目标模拟器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-18页 |
| 第一章 绪论 | 第18-22页 |
| 1.1 课题研究的背景及意义 | 第18-19页 |
| 1.2 雷达目标模拟的发展 | 第19-20页 |
| 1.3 本文的主要工作及章节安排 | 第20-22页 |
| 第二章 雷达目标模拟的基本理论 | 第22-40页 |
| 2.1 引言 | 第22页 |
| 2.2 雷达发射波形 | 第22-27页 |
| 2.2.1 单频信号 | 第22-23页 |
| 2.2.2 线性调频信号 | 第23-26页 |
| 2.2.3 相位编码信号 | 第26-27页 |
| 2.3 雷达回波基本理论 | 第27-30页 |
| 2.3.1 基本雷达方程 | 第27-28页 |
| 2.3.2 距离信息 | 第28页 |
| 2.3.3 速度信息 | 第28-29页 |
| 2.3.4 幅度信息 | 第29-30页 |
| 2.4 信号处理的相关理论 | 第30-38页 |
| 2.4.1 带通采样理论 | 第30-31页 |
| 2.4.2 数字下变频（DDC） | 第31-34页 |
| 2.4.3 脉冲压缩的原理 | 第34-37页 |
| 2.4.4 互模糊的相关原理 | 第37-38页 |
| 2.5 本章小结 | 第38-40页 |
| 第三章 目标模拟器的硬件设计 | 第40-58页 |
| 3.1 系统需求及方案设计 | 第40-41页 |
| 3.2 时钟模块设计 | 第41-49页 |
| 3.2.1 时钟芯片简介 | 第41-42页 |
| 3.2.2 板上时钟设计方案 | 第42-43页 |
| 3.2.3 具体模块的时钟设计 | 第43-49页 |
| 3.3 采集模块设计 | 第49-53页 |
| 3.3.1 ADC芯片简介 | 第49页 |
| 3.3.2 模拟输入设计 | 第49-50页 |
| 3.3.3 数据传输接口设计 | 第50-53页 |
| 3.4 模拟输出模块设计 | 第53-54页 |
| 3.4.1 DAC芯片简介 | 第53页 |
| 3.4.2 DAC接口设计 | 第53-54页 |
| 3.5 存储模块设计 | 第54-55页 |
| 3.6 FPGA芯片选型 | 第55-56页 |
| 3.7 本章小结 | 第56-58页 |
| 第四章 目标模拟器的逻辑实现 | 第58-86页 |
| 4.1 逻辑实现的整体结构 | 第58-59页 |
| 4.2 采集模块的逻辑实现 | 第59-62页 |
| 4.2.1 AD高速串行接口 | 第59-60页 |
| 4.2.2 Rocket IO模块 | 第60-61页 |
| 4.2.3 数据传输 | 第61-62页 |
| 4.3 目标特性模拟控制模块实现 | 第62-83页 |
| 4.3.1 基于多相滤波的数字下变频 | 第62-65页 |
| 4.3.2 存储模块的逻辑实现 | 第65-74页 |
| 4.3.3 多普勒频移 | 第74-80页 |
| 4.3.4 目标RCS起伏 | 第80-83页 |
| 4.4 DA模块的逻辑实现 | 第83-85页 |
| 4.5 本章小结 | 第85-86页 |
| 第五章 系统的性能验证 | 第86-94页 |
| 5.1 引言 | 第86-87页 |
| 5.2 验证流程 | 第87-88页 |
| 5.3 测试结果 | 第88-93页 |
| 5.3.1 距离验证 | 第88-91页 |
| 5.3.2 速度验证 | 第91-92页 |
| 5.3.3 幅度验证 | 第92-93页 |
| 5.4 本章小结 | 第93-94页 |
| 第六章 总结与展望 | 第94-96页 |
| 6.1 本文总结 | 第94页 |
| 6.2 研究展望 | 第94-96页 |
| 参考文献 | 第96-98页 |
| 致谢 | 第98-100页 |
| 作者简介 | 第100-101页 |
