基于信道间内插的FPGA时间数字转换系统的研究
摘要 | 第5-6页 |
Abstract | 第6-7页 |
第一章 绪论 | 第14-22页 |
1.1 引言 | 第14页 |
1.2 课题研究背景及意义 | 第14-17页 |
1.3 国内外的研究现状 | 第17-18页 |
1.4 本文的研究内容和结构 | 第18-22页 |
1.4.1 本文的工作内容 | 第18-19页 |
1.4.2 本文工作创新点 | 第19页 |
1.4.3 本文的章节安排 | 第19-22页 |
第二章 单光子计数成像技术 | 第22-30页 |
2.1 单光子探测技术 | 第22-23页 |
2.2 时间相关单光子计数成像系统 | 第23-28页 |
2.2.1 脉冲激光 | 第24页 |
2.2.2 接收阵列 | 第24-25页 |
2.2.3 控制电路 | 第25-27页 |
2.2.4 时间测量模块 | 第27-28页 |
2.3 单光子三维成像系统性能影响因素 | 第28-29页 |
2.4 小结 | 第29-30页 |
第三章 时间数字转换技术 | 第30-42页 |
3.1 引言 | 第30页 |
3.2 TDC技术分类 | 第30-38页 |
3.2.1 直接测量 | 第31-32页 |
3.2.2 时间放大技术 | 第32页 |
3.2.3 时间幅值转换 | 第32-33页 |
3.2.4 基于CCD的方法 | 第33页 |
3.2.5 抽头延迟线 | 第33-34页 |
3.2.6 游标法 | 第34-35页 |
3.2.7 数字差分延迟线 | 第35-36页 |
3.2.8 WAVE UNION | 第36-37页 |
3.2.9 多时间均值 | 第37-38页 |
3.3 自校准电路 | 第38-40页 |
3.3.1 双记录方法 | 第38页 |
3.3.2 统计方法 | 第38-39页 |
3.3.3 基于查找表的补偿方式 | 第39-40页 |
3.4 系统设计主要参数 | 第40-41页 |
3.5 小结 | 第41-42页 |
第四章 系统设计 | 第42-66页 |
4.1 FPGA及其硬件资源 | 第42-43页 |
4.1.1 FPGA简介 | 第42页 |
4.1.2 Virtex系列FPGA | 第42-43页 |
4.2 开发工具 | 第43-47页 |
4.2.1 硬件开发工具 | 第43-45页 |
4.2.2 上位机开发工具 | 第45-46页 |
4.2.3 数据处理工具 | 第46-47页 |
4.3 系统开发板 | 第47-54页 |
4.3.1 DC-DC稳压模块 | 第48-49页 |
4.3.2 输入 | 第49-50页 |
4.3.3 配置电路 | 第50-53页 |
4.3.4 USB接口 | 第53页 |
4.3.5 其他 | 第53-54页 |
4.4 系统电路实现 | 第54-65页 |
4.4.1 有限状态机 | 第54-56页 |
4.4.2 时钟 | 第56-57页 |
4.4.3 信号选择器 | 第57-58页 |
4.4.4 延迟单元模块 | 第58-60页 |
4.4.5 译码模块 | 第60-62页 |
4.4.6 自校准模块 | 第62-63页 |
4.4.7 先进先出模块 | 第63-64页 |
4.4.8 USB模块 | 第64-65页 |
4.5 上位机软件 | 第65页 |
4.6 小结 | 第65-66页 |
第五章 实验结果及分析 | 第66-78页 |
5.1 时间数据转换 | 第66-68页 |
5.1.1 粗时间的转换 | 第66页 |
5.1.2 细时间的转换 | 第66-67页 |
5.1.3 时间间隔的转换 | 第67页 |
5.1.4 双采样 | 第67-68页 |
5.2 多信道测量处理 | 第68-70页 |
5.2.1 信道间平均 | 第68页 |
5.2.2 信道间内插 | 第68-70页 |
5.3 码密度测试 | 第70-72页 |
5.4 实验MATLAB仿真 | 第72-73页 |
5.5 实际测试结果 | 第73-75页 |
5.6 系统参数 | 第75-76页 |
5.7 小结 | 第76-78页 |
第六章 总结及展望 | 第78-80页 |
6.1 总结 | 第78页 |
6.2 展望 | 第78-80页 |
参考文献 | 第80-84页 |
致谢 | 第84-85页 |
在学期间发表的论文与研究成果 | 第85页 |