商密SM4在固态硬盘的应用研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 研究背景 | 第9-12页 |
| 1.1.1 固态存储发展 | 第9-11页 |
| 1.1.2 信息安全现状 | 第11页 |
| 1.1.3 商密发展 | 第11-12页 |
| 1.2 加密技术 | 第12-14页 |
| 1.2.1 存储数据加密 | 第12-13页 |
| 1.2.2 身份认证 | 第13-14页 |
| 1.3 论文主要内容和章节安排 | 第14-16页 |
| 第2章 商密算法SM4原理 | 第16-27页 |
| 2.1 商密算法SM4 | 第16-20页 |
| 2.1.1 SM4算法基本介绍 | 第16-18页 |
| 2.1.2 SM4密钥扩展 | 第18-19页 |
| 2.1.3 SM4加/解密算法 | 第19-20页 |
| 2.2 分组加密算法的运行模式 | 第20-26页 |
| 2.2.1 ECB模式 | 第21页 |
| 2.2.2 CBC模式 | 第21-22页 |
| 2.2.3 CFB模式 | 第22-23页 |
| 2.2.4 OFB模式 | 第23-24页 |
| 2.2.5 CRT模式 | 第24-25页 |
| 2.2.6 五种模式优缺点分析 | 第25-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第3章 商密算法SM4的IP设计 | 第27-39页 |
| 3.1 SM4 IP设计 | 第27-36页 |
| 3.1.1 方案选择 | 第27-28页 |
| 3.1.2 IP模块设计 | 第28-29页 |
| 3.1.3 轮函数F设计 | 第29-31页 |
| 3.1.4 参数CK取值 | 第31页 |
| 3.1.5 密钥扩展设计 | 第31-33页 |
| 3.1.6 加解密电路设计 | 第33页 |
| 3.1.7 随机数电路设计 | 第33-35页 |
| 3.1.8 安全性设计 | 第35-36页 |
| 3.2 IP设计分析 | 第36-38页 |
| 3.2.1 吞吐率 | 第36-37页 |
| 3.2.2 逻辑面积 | 第37-38页 |
| 3.2.3 应用分析 | 第38页 |
| 3.3 本章小结 | 第38-39页 |
| 第4章 SM4在SATA固态硬盘中的设计 | 第39-49页 |
| 4.1 SATA固态硬盘架构 | 第39-43页 |
| 4.1.1 SATA PHY模块 | 第39-40页 |
| 4.1.2 SATA Core模块 | 第40-41页 |
| 4.1.3 Flash控制器模块 | 第41页 |
| 4.1.4 DRAM控制器模块 | 第41页 |
| 4.1.5 CPU模块 | 第41-42页 |
| 4.1.6 数据加密模块 | 第42-43页 |
| 4.2 加密模块设计 | 第43-48页 |
| 4.2.1 加密模块方案设计 | 第43-44页 |
| 4.2.2 接口设计 | 第44-46页 |
| 4.2.3 状态机 | 第46-48页 |
| 4.2.4 初始向量的设计 | 第48页 |
| 4.3 本章小结 | 第48-49页 |
| 第5章 验证和测试 | 第49-55页 |
| 5.1 功能仿真平台 | 第49-50页 |
| 5.2 SM4功能仿真 | 第50-52页 |
| 5.2.1 密钥扩展仿真 | 第50页 |
| 5.2.2 加密仿真 | 第50-51页 |
| 5.2.3 解密仿真 | 第51-52页 |
| 5.3 SM4功能测试 | 第52-53页 |
| 5.4 多引擎带宽分析 | 第53页 |
| 5.5 固态硬盘测试 | 第53-55页 |
| 第6章 总结与展望 | 第55-57页 |
| 6.1 总结 | 第55页 |
| 6.2 不足与展望 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 附录 | 第61页 |
