| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 引言 | 第9-10页 |
| 第1章 文献综述 | 第10-22页 |
| 1.1 PC/104规范概述 | 第10页 |
| 1.1.1 PC104总线适用范围 | 第10页 |
| 1.1.2 PC104总线名称由来 | 第10页 |
| 1.1.3 PC104总线特点 | 第10页 |
| 1.2 ISA信号描述 | 第10-13页 |
| 1.2.1 地址和数据信号线 | 第11页 |
| 1.2.2 周期控制信号线 | 第11-12页 |
| 1.2.3 总线控制信号线 | 第12-13页 |
| 1.2.4 中断信号线 | 第13页 |
| 1.2.5 DMA信号线 | 第13页 |
| 1.3 ISA总线时序图 | 第13-18页 |
| 1.3.1 8位I/O总线周期 | 第14页 |
| 1.3.2 8位Memory总线循环 | 第14页 |
| 1.3.3 16位I/O总线周期 | 第14-15页 |
| 1.3.4 1个或多个等待状态的16位Memory总线周期 | 第15页 |
| 1.3.5 0等待状态的16位Memory总线周期 | 第15-16页 |
| 1.3.6 DMA读 | 第16页 |
| 1.3.7 DMA写 | 第16-17页 |
| 1.3.8 Bus Master周期 | 第17页 |
| 1.3.9 内存刷新周期 | 第17-18页 |
| 1.4 ISA信号用法 | 第18-19页 |
| 1.4.1 ISA系统板上典型的信号使用情况1 | 第18页 |
| 1.4.2 ISA系统板上典型的信号使用情况2 | 第18-19页 |
| 1.5 设计使用的芯片特性 | 第19-22页 |
| 1.5.1 FPGA芯片 | 第19-20页 |
| 1.5.2 74AHCT245芯片 | 第20页 |
| 1.5.3 74LVCH16T245芯片 | 第20页 |
| 1.5.4 74AHCT138芯片 | 第20-21页 |
| 1.5.5 电源芯片ADP3331 | 第21-22页 |
| 第2章 系统分析 | 第22-26页 |
| 2.1 构架概述 | 第22-24页 |
| 2.1.1 功能构架 | 第22-23页 |
| 2.1.2 硬件框图 | 第23-24页 |
| 2.2 系统开发环境 | 第24页 |
| 2.3 系统任务的可行性分析 | 第24-26页 |
| 2.3.1 检验技术的可行性 | 第24-25页 |
| 2.3.2 硬件实现的可行性 | 第25页 |
| 2.3.3 逻辑实现的可行性 | 第25页 |
| 2.3.4 软件实现的可行性 | 第25-26页 |
| 第3章 系统设计 | 第26-33页 |
| 3.1 系统概述 | 第26页 |
| 3.2 硬件的功能结构设计 | 第26-27页 |
| 3.2.1 实现逻辑芯片与外围控制、显示的技术连接 | 第26-27页 |
| 3.2.2 LED数码管的电路设计 | 第27页 |
| 3.2.3 模式控制模块的电路设计 | 第27页 |
| 3.3 逻辑编程设计 | 第27-30页 |
| 3.3.1 Debug卡诊断功能 | 第27-28页 |
| 3.3.2 数据总线检验功能 | 第28-29页 |
| 3.3.3 地址总线检验功能 | 第29-30页 |
| 3.4 配套软件设计 | 第30-33页 |
| 3.4.1 数据总线检验功能 | 第30-31页 |
| 3.4.2 地址总线检验功能 | 第31-33页 |
| 第4章 系统实现 | 第33-69页 |
| 4.1 电路原理图 | 第33-56页 |
| 4.1.1 LED显示连接模块 | 第33-37页 |
| 4.1.2 ISA总线接入模块 | 第37-43页 |
| 4.1.3 逻辑芯片（FPGA）模块 | 第43-50页 |
| 4.1.4 模式控制模块 | 第50-52页 |
| 4.1.5 电源模块 | 第52-54页 |
| 4.1.6 LED显示模块 | 第54-56页 |
| 4.2 PCB图的实现 | 第56-57页 |
| 4.3 逻辑芯片逻辑的实现 | 第57-61页 |
| 4.3.1 从PC104读取数据的实现 | 第58-59页 |
| 4.3.2 向PC104发送数据的实现 | 第59页 |
| 4.3.3 数据总线检验结果判断实现 | 第59-61页 |
| 4.4 配套软件的实现 | 第61-69页 |
| 4.4.1 主界面的实现 | 第61-66页 |
| 4.4.2 数据总线自动检验的实现 | 第66-67页 |
| 4.4.3 数据总线手动检验的实现 | 第67页 |
| 4.4.4 地址总线检验的实现 | 第67-69页 |
| 第5章 系统检验 | 第69-71页 |
| 5.1 数据总线检验功能验证 | 第69页 |
| 5.2 地址总线检验功能验证 | 第69-70页 |
| 5.3 DEBUG诊断功能检验 | 第70-71页 |
| 结论 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-77页 |
| 导师简介1 | 第77-78页 |
| 导师简介2 | 第78-79页 |
| 作者简介 | 第79-80页 |
| 学位论文数据集 | 第80页 |
