FPGA的物理不可克隆函数关键技术研究
| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 1 引言 | 第11-21页 |
| 1.1 研究背景 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-17页 |
| 1.2.1 基于存储的FPGA PUF电路 | 第13-15页 |
| 1.2.2 基于时延的FPGA PUF电路 | 第15-17页 |
| 1.3 论文工作及论文结构安排 | 第17-20页 |
| 1.3.1 论文工作 | 第17-18页 |
| 1.3.2 论文结构安排 | 第18-20页 |
| 1.4 本章小结 | 第20-21页 |
| 2 物理不可克隆函数 | 第21-33页 |
| 2.1 PUF定义及特性 | 第21-23页 |
| 2.1.1 PUF定义 | 第21页 |
| 2.1.2 PUF特性 | 第21-23页 |
| 2.2 FPGA性能优化 | 第23-28页 |
| 2.2.1 随机性与稳定性优化 | 第24-26页 |
| 2.2.2 硬件资源使用效率与灵活性 | 第26-28页 |
| 2.3 PUF基本应用 | 第28-30页 |
| 2.3.1 密钥存储 | 第28-29页 |
| 2.3.2 知识产权保护 | 第29-30页 |
| 2.3.3 硬件设备认证 | 第30页 |
| 2.4 面临的挑战 | 第30-32页 |
| 2.5 本章小结 | 第32-33页 |
| 3 基于FPGA的毛刺PUF电路设计研究 | 第33-59页 |
| 3.1 FPGA毛刺PUF电路实现基本原理 | 第33-37页 |
| 3.1.1 FPGA毛刺PUF电路架构分析 | 第33-36页 |
| 3.1.2 FPGA毛刺PUF电路性能分析 | 第36-37页 |
| 3.2 高效能毛刺PUF电路设计 | 第37-49页 |
| 3.2.1 电路模型 | 第37-39页 |
| 3.2.2 电路结构分析 | 第39-49页 |
| 3.3 电路硬件实现 | 第49-53页 |
| 3.4 实验测试与对比分析 | 第53-56页 |
| 3.4.1 硬件资源使用效率 | 第53页 |
| 3.4.2 唯一性 | 第53-55页 |
| 3.4.3 稳定性 | 第55-56页 |
| 3.5 本章小结 | 第56-59页 |
| 4 交叉可重构RO PUF电路设计 | 第59-73页 |
| 4.1 配置RO PUF技术 | 第59-61页 |
| 4.2 交叉可重构RO PUF电路 | 第61-65页 |
| 4.2.1 电路结构 | 第61-63页 |
| 4.2.2 级间交叉 | 第63-64页 |
| 4.2.3 灵活性与稳定性分析 | 第64-65页 |
| 4.2.4 安全性分析 | 第65页 |
| 4.3 实验分析 | 第65-71页 |
| 4.3.1 硬件资源使用效率 | 第66-68页 |
| 4.3.2 唯一性 | 第68-69页 |
| 4.3.3 稳定性 | 第69-71页 |
| 4.4 本章小结 | 第71-73页 |
| 5 基于FPGA PUF的共享密钥认证加密技术 | 第73-87页 |
| 5.1 物联网区域节点认证 | 第73-76页 |
| 5.2 共享配对密钥生成 | 第76-78页 |
| 5.3 可靠性分析 | 第78-79页 |
| 5.4 验证与信息传递协议 | 第79-84页 |
| 5.5 仿真与测试 | 第84-85页 |
| 5.5.1 关联性 | 第84-85页 |
| 5.5.2 硬件开销 | 第85页 |
| 5.6 本章小结 | 第85-87页 |
| 6 结论与展望 | 第87-89页 |
| 6.1 工作总结 | 第87-88页 |
| 6.2 工作展望 | 第88-89页 |
| 参考文献 | 第89-99页 |
| 致谢 | 第99-101页 |
| 作者简介 | 第101页 |
