短时猝发通信系统基带设计与FPGA实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-14页 |
| 1.1 引言 | 第11-12页 |
| 1.2 信道编码技术发展 | 第12页 |
| 1.3 课题来源与研究意义 | 第12-13页 |
| 1.4 论文的主要内容和结构安排 | 第13-14页 |
| 第2章 基础理论 | 第14-25页 |
| 2.1 猝发通信 | 第14页 |
| 2.1.1 猝发通信原理 | 第14页 |
| 2.1.2 猝发通信的主要技术 | 第14页 |
| 2.1.3 猝发通信优点 | 第14页 |
| 2.2 LDPC码基础理论 | 第14-21页 |
| 2.2.1 校验矩阵构造 | 第15-16页 |
| 2.2.2 LDPC编码算法 | 第16-18页 |
| 2.2.3 LDPC译码算法 | 第18-21页 |
| 2.3 调制技术原理 | 第21-24页 |
| 2.3.1 数字调制方式介绍 | 第21页 |
| 2.3.2 高斯最小频移键控 | 第21-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 综合基带系统方案设计与仿真 | 第25-42页 |
| 3.1 帧结构设计 | 第25页 |
| 3.2 同步方案设计 | 第25-31页 |
| 3.2.1 载波同步 | 第25-26页 |
| 3.2.2 码元同步 | 第26页 |
| 3.2.3 帧同步 | 第26-27页 |
| 3.2.4 系统同步方案设计 | 第27-28页 |
| 3.2.5 接收端门限判决方案 | 第28-31页 |
| 3.3 LDPC信道编码方案设计 | 第31-34页 |
| 3.3.1 完全剩余系校验矩阵构造 | 第31-32页 |
| 3.3.2 近似下三角编码算法预处理 | 第32-33页 |
| 3.3.3 译码算法的仿真分析 | 第33-34页 |
| 3.4 GMSK信号调制方案设计 | 第34-40页 |
| 3.4.1 传统GMSK信号调制 | 第35页 |
| 3.4.2 波形存储GMSK调制 | 第35-38页 |
| 3.4.3 GMSK信号差分解调 | 第38-40页 |
| 3.5 短时猝发通信系统设计 | 第40-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第4章 发射端基带FPGA实现 | 第42-50页 |
| 4.1 发射端模块整体设计 | 第42页 |
| 4.2 LDPC编码模块实现 | 第42-45页 |
| 4.2.1 矩阵乘法器 | 第44页 |
| 4.2.2 向量加法器 | 第44-45页 |
| 4.2.3 向量合成器 | 第45页 |
| 4.2.4 编码器实现与仿真 | 第45页 |
| 4.3 组帧控制模块实现 | 第45-47页 |
| 4.3.1 同步序列生成 | 第45-46页 |
| 4.3.2 组帧控制模块的设计 | 第46-47页 |
| 4.4 GMSK调制模块实现 | 第47-49页 |
| 4.4.1 GMSK调制模块设计 | 第47-48页 |
| 4.4.2 查表地址和初始相位生成单元设计 | 第48页 |
| 4.4.3 查表单元设计 | 第48页 |
| 4.4.4 数据转换单元设计 | 第48-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第5章 接收端基带FPGA实现 | 第50-64页 |
| 5.1 接收端模块整体设计 | 第50页 |
| 5.2 GMSK解调模块实现 | 第50-54页 |
| 5.2.1 一比特差分解调分析 | 第50-51页 |
| 5.2.2 前置低通滤波器设计 | 第51-53页 |
| 5.2.3 相位差分解调设计 | 第53-54页 |
| 5.3 信号检测模块实现 | 第54-56页 |
| 5.3.1 移位寄存器设计 | 第54-55页 |
| 5.3.2 乘累加器设计 | 第55-56页 |
| 5.4 同步及数据帧缓存模块实现 | 第56-58页 |
| 5.5 LDPC译码模块实现 | 第58-63页 |
| 5.5.1 校验节点单元设计 | 第59-61页 |
| 5.5.2 变量节点单元设计 | 第61-62页 |
| 5.5.3 迭代控制模块设计 | 第62-63页 |
| 5.6 本章小结 | 第63-64页 |
| 第6章 总结与展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 附录 | 第69页 |
