| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 课题背景、来源及研究意义 | 第9页 |
| 1.2 国内外发展现状 | 第9-14页 |
| 1.2.1 PCIe总线的发展现状 | 第10-11页 |
| 1.2.2 视频图像接口研究现状 | 第11-13页 |
| 1.2.3 视频图像信号模拟源研究现状 | 第13-14页 |
| 1.3 本文的研究工作和内容安排 | 第14-16页 |
| 第2章 模拟源系统设计 | 第16-34页 |
| 2.1 系统功能及性能指标 | 第16-17页 |
| 2.2 FPGA主控板 | 第17-21页 |
| 2.2.1 FPGA最小系统单元 | 第18-19页 |
| 2.2.2 DDR3数据缓存单元 | 第19-21页 |
| 2.3 高速传输接口板 | 第21-24页 |
| 2.3.1 供电电源单元 | 第21-22页 |
| 2.3.2 PCIe接口单元 | 第22-24页 |
| 2.4 Camera Link图像信号输出板设计 | 第24-33页 |
| 2.4.1 Camera Link驱动单元设计 | 第24-31页 |
| 2.4.2 其它电路设计 | 第31-33页 |
| 2.5 本章小结 | 第33-34页 |
| 第3章 模拟源系统的FPGA软件程序设计 | 第34-54页 |
| 3.1 PCIe数据接收单元设计 | 第34-45页 |
| 3.1.1 PCIe总线协议 | 第34-36页 |
| 3.1.2 PCIe硬核设计 | 第36-40页 |
| 3.1.3 PCIe DMA传输设计 | 第40-43页 |
| 3.1.4 PCIe DMA传输用户逻辑设计 | 第43-45页 |
| 3.2 图像数据缓存单元设计 | 第45-51页 |
| 3.2.1 DDR3控制器 | 第45-46页 |
| 3.2.2 DDR3数据缓存单元程序设计 | 第46-51页 |
| 3.3 Camera Link图像输出单元设计 | 第51-53页 |
| 3.3.1 Camera Link协议简介 | 第51-52页 |
| 3.3.2 Camera Link输出单元程序设计 | 第52-53页 |
| 3.4 本章小结 | 第53-54页 |
| 第4章 模拟源系统测试 | 第54-63页 |
| 4.1 模拟源系统上位机设计 | 第54-57页 |
| 4.2 模拟源系统组成单元测试 | 第57-59页 |
| 4.2.1 PCIe数据接收单元测试 | 第57-58页 |
| 4.2.2 图像数据缓存单元测试 | 第58-59页 |
| 4.2.3 Camera Link图像输出单元测试 | 第59页 |
| 4.3 模拟源系统整体测试 | 第59-62页 |
| 4.4 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第68-70页 |
| 致谢 | 第70页 |