| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 SoC国内外研究现状 | 第10页 |
| 1.2.2 自举加载方式研究现状 | 第10-12页 |
| 1.3 论文主要研究内容与架构 | 第12-14页 |
| 第二章 SoC技术及自举加载接口协议 | 第14-24页 |
| 2.1 SoC开发流程 | 第14-17页 |
| 2.1.1 IP核及其复用技术 | 第15页 |
| 2.1.2 逻辑综合 | 第15-16页 |
| 2.1.3 SoC测试技术 | 第16-17页 |
| 2.2 片上总线技术 | 第17-18页 |
| 2.3 软硬件系统验证技术 | 第18-20页 |
| 2.4 SoC自举加载接口协议 | 第20-23页 |
| 2.4.1 I2C接口协议 | 第20-22页 |
| 2.4.2 SPI接口协议 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 SoC多自举加载机制的设计 | 第24-30页 |
| 3.1 两种现有的SoC自举加载方式对比 | 第24-26页 |
| 3.2 SoC多自举加载机制的设计出发点 | 第26-27页 |
| 3.3 SoC多自举加载机制的设计方法 | 第27-29页 |
| 3.3.1 包含多自举加载机制的SoC总体架构组成 | 第27-28页 |
| 3.3.2 用户程序数据格式的自定义设计方法 | 第28页 |
| 3.3.3 自举加载模块的设计方法 | 第28-29页 |
| 3.4 本章小结 | 第29-30页 |
| 第四章 基于多自举加载机制的验证SoC的设计与验证 | 第30-67页 |
| 4.1 验证SoC芯片的总体设计 | 第30-43页 |
| 4.1.1 片上总线互连架构的设计 | 第30-33页 |
| 4.1.2 用户程序数据格式的设计 | 第33-35页 |
| 4.1.3 自举加载模块的设计 | 第35-37页 |
| 4.1.4 I2C自举加载机制的设计 | 第37-40页 |
| 4.1.5 SPI自举加载机制的设计 | 第40-43页 |
| 4.2 SoC软硬件协同验证平台架构 | 第43-48页 |
| 4.2.1 软硬件协同验证平台各组件的搭建 | 第43-44页 |
| 4.2.2 可重用激励发生机制的设计 | 第44-47页 |
| 4.2.3 主要模块功能验证点列表 | 第47-48页 |
| 4.3 SoC多自举加载机制的仿真与验证 | 第48-66页 |
| 4.3.1 软硬件协同仿真步骤 | 第48页 |
| 4.3.2 I2C自举加载机制的仿真与分析 | 第48-57页 |
| 4.3.3 SPI自举加载机制的仿真与分析 | 第57-66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 基于自举加载机制的SoC综合与测试 | 第67-75页 |
| 5.1 基于多自举加载机制的8位验证SoC的逻辑综合 | 第67-69页 |
| 5.1.1 基于多自举加载机制的8位验证SoC的时钟与复位网络 | 第67页 |
| 5.1.2 验证SoC及自举加载模块的面积报告 | 第67-69页 |
| 5.2 基于I2C自举加载机制的USB数据传输芯片测试 | 第69-74页 |
| 5.2.1 芯片整体框架 | 第69-70页 |
| 5.2.2 芯片版图 | 第70-71页 |
| 5.2.3 晶圆测试 | 第71-72页 |
| 5.2.4 封装测试 | 第72-74页 |
| 5.3 本章小结 | 第74-75页 |
| 第六章 总结与展望 | 第75-76页 |
| 6.1 总结 | 第75页 |
| 6.2 展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第80页 |
