抗辐射SRAM的研究与设计
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 缩略语对照表 | 第14-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景及意义 | 第15-18页 |
| 1.2 国内外研究现状 | 第18-19页 |
| 1.3 论文的主要工作 | 第19-20页 |
| 1.4 论文的组织结构 | 第20-21页 |
| 第二章 单粒子效应及SRAM加固理论研究 | 第21-32页 |
| 2.1 辐射粒子来源 | 第21-22页 |
| 2.2 单粒子效应机理 | 第22-26页 |
| 2.2.1 单粒子翻转 | 第22-23页 |
| 2.2.2 单粒子瞬态 | 第23-25页 |
| 2.2.3 单粒子多节点翻转 | 第25-26页 |
| 2.3 SRAM单元的工作原理及其翻转机理 | 第26-27页 |
| 2.4 SRAM加固方法研究 | 第27-31页 |
| 2.4.1 工艺加固 | 第27-28页 |
| 2.4.2 电路设计加固 | 第28-30页 |
| 2.4.3 系统级加固 | 第30-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 抗辐射SRAM的加固设计与仿真 | 第32-49页 |
| 3.1 SRAM加固分析 | 第32-33页 |
| 3.2 读写路径分离的SRL单元 | 第33-36页 |
| 3.2.1 SRL单元电路结构 | 第33-35页 |
| 3.2.2 抗单粒子翻转原理 | 第35-36页 |
| 3.3 新型DSRL单元 | 第36-46页 |
| 3.3.1 DSRL单元电路结构 | 第36-38页 |
| 3.3.2 晶体管尺寸计算 | 第38-41页 |
| 3.3.3 延时单元设计 | 第41-42页 |
| 3.3.4 DSRL单元仿真 | 第42-46页 |
| 3.4 译码器的SET加固设计 | 第46-47页 |
| 3.5 SEMNU的版图加固设计 | 第47-48页 |
| 3.6 本章小结 | 第48-49页 |
| 第四章 SRAM外围电路设计及版图设计 | 第49-68页 |
| 4.1 SRAM全定制设计流程 | 第49-51页 |
| 4.2 时序设计 | 第51-52页 |
| 4.3 总体结构设计 | 第52-53页 |
| 4.4 外围电路设计 | 第53-62页 |
| 4.4.1 行列译码器 | 第53-55页 |
| 4.4.2 预充电电路 | 第55-56页 |
| 4.4.3 灵敏放大器 | 第56-59页 |
| 4.4.4 读写控制电路 | 第59-62页 |
| 4.5 版图设计 | 第62-67页 |
| 4.5.1 存储单元版图加固设计 | 第62-63页 |
| 4.5.2 存储阵列版图设计 | 第63-64页 |
| 4.5.3 外围电路版图设计 | 第64-65页 |
| 4.5.4 SRAM整体版图及验证 | 第65-67页 |
| 4.6 本章小结 | 第67-68页 |
| 第五章 抗辐射加固SRAM仿真验证 | 第68-85页 |
| 5.1 功能验证 | 第68-71页 |
| 5.2 抗单粒子效应验证 | 第71-82页 |
| 5.2.1 单粒子效应模型及评价体系 | 第71-73页 |
| 5.2.2 抗SEU验证 | 第73-77页 |
| 5.2.3 抗SET验证 | 第77-79页 |
| 5.2.4 抗SEMNU验证 | 第79-80页 |
| 5.2.5 工艺角分析及蒙特卡罗分析 | 第80-82页 |
| 5.3 性能测试与对比 | 第82-84页 |
| 5.4 本章小结 | 第84-85页 |
| 第六章 总结与展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-91页 |
| 附录 | 第91-93页 |
| 攻硕期间取得的研究成果 | 第93-94页 |
