| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 研究背景及意义 | 第7-8页 |
| 1.2 数据采集系统的国内外发展状况 | 第8-9页 |
| 1.3 高速电路设计基础 | 第9-10页 |
| 1.4 论文主要工作及内容安排 | 第10-11页 |
| 2 高速数据采集系统设计 | 第11-24页 |
| 2.1 信号采样方法分析 | 第11-14页 |
| 2.1.1 带通信号采样 | 第11-12页 |
| 2.1.2 时间交错采样 | 第12-13页 |
| 2.1.3 压缩采样 | 第13-14页 |
| 2.2 整体设计 | 第14-15页 |
| 2.2.1 系统技术指标 | 第14-15页 |
| 2.2.2 高速数据采集系统结构 | 第15页 |
| 2.3 芯片选型及功能介绍 | 第15-17页 |
| 2.4 系统功能仿真 | 第17-20页 |
| 2.4.1 锁相环模块仿真 | 第17-18页 |
| 2.4.2 以太网模块仿真 | 第18-19页 |
| 2.4.3 存储器模块仿真 | 第19-20页 |
| 2.5 原理图设计 | 第20-23页 |
| 2.6 本章小结 | 第23-24页 |
| 3 基于信号完整性分析的高速PCB设计方案 | 第24-47页 |
| 3.1 信号完整性分析基础 | 第24-29页 |
| 3.1.1 集总电路元件分析 | 第24-25页 |
| 3.1.2 传输线理论分析 | 第25-27页 |
| 3.1.3 典型信号完整性的噪声问题 | 第27-29页 |
| 3.2 高速PCB设计方法 | 第29-30页 |
| 3.3 PCB层叠设计 | 第30-31页 |
| 3.4 PCB过孔设计 | 第31-33页 |
| 3.5 传输线阻抗控制 | 第33-36页 |
| 3.6 信号完整性前仿真 | 第36-41页 |
| 3.6.1 设计前准备 | 第36-37页 |
| 3.6.2 布局及布线前仿真 | 第37-41页 |
| 3.6.3 规则约束设计 | 第41页 |
| 3.7 布线后拓扑结构提取及验证 | 第41-43页 |
| 3.8 电源完整性分析与仿真 | 第43-46页 |
| 3.8.1 电源完整性分析 | 第43-44页 |
| 3.8.2 电压完整性仿真 | 第44-46页 |
| 3.9 本章小结 | 第46-47页 |
| 4 高速数据采集系统关键模块调试 | 第47-59页 |
| 4.1 电源模块调试 | 第47-50页 |
| 4.2 FPGA配置电路调试 | 第50-52页 |
| 4.3 锁相环模块调试 | 第52-54页 |
| 4.4 模数转换模块调试 | 第54-57页 |
| 4.5 千兆以太网调试 | 第57-58页 |
| 4.6 本章小结 | 第58-59页 |
| 5 高速数据采集系统在MIMO雷达信号处理系统中的应用 | 第59-74页 |
| 5.1 MIMO雷达波形分析与仿真 | 第59-62页 |
| 5.2 MIMO雷达回波信号模拟器 | 第62-64页 |
| 5.2.1 直接数字频率合成器 | 第62-63页 |
| 5.2.2 运算放大器 | 第63页 |
| 5.2.3 射频功率放大器 | 第63-64页 |
| 5.3 基于FPGA的数字化接收逻辑设计 | 第64-72页 |
| 5.3.1 数字信号处理中的基本运算 | 第65-66页 |
| 5.3.2 数字下变频模块 | 第66-67页 |
| 5.3.3 多相抽取滤波器模块 | 第67-69页 |
| 5.3.4 匹配滤波器模块 | 第69-71页 |
| 5.3.5 数据存储及传输模块 | 第71-72页 |
| 5.4 MIMO雷达信号处理系统实现 | 第72-73页 |
| 5.5 本章小结 | 第73-74页 |
| 结论与展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 附录 | 第80页 |