抗冲击模块化六自由度运动记录仪设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1. 绪论 | 第9-14页 |
| ·课题研究背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·论文内容及结构安排 | 第12-14页 |
| 2. 技术设计方案及工作原理 | 第14-19页 |
| ·主要技术指标 | 第14页 |
| ·系统组成及工作原理 | 第14-16页 |
| ·拟解决关键技术 | 第16-18页 |
| ·系统小型化的实现 | 第16-17页 |
| ·负延时功能的实现 | 第17-18页 |
| ·恶劣环境下的数据采集存储 | 第18页 |
| ·本章小结 | 第18-19页 |
| 3. 系统硬件电路设计 | 第19-40页 |
| ·信号敏感单元 | 第19-24页 |
| ·传感器的选型 | 第19-21页 |
| ·调理电路设计 | 第21-22页 |
| ·信号敏感单元测试 | 第22-24页 |
| ·AD转换单元 | 第24-26页 |
| ·控制单元 | 第26-33页 |
| ·时钟电路设计 | 第26-27页 |
| ·上电电路设计 | 第27-29页 |
| ·控制单元核心 | 第29-33页 |
| ·数据及配置信息存储单元 | 第33-37页 |
| ·负延时阶段数据存储 | 第33-35页 |
| ·触发信号后数据存储 | 第35-37页 |
| ·配置信息的存储 | 第37页 |
| ·电源控制及转换单元 | 第37-39页 |
| ·触发电路 | 第39页 |
| ·本章小结 | 第39-40页 |
| 4. 系统控制逻辑设计 | 第40-61页 |
| ·FPGA的设计开发流程 | 第40-42页 |
| ·系统配置逻辑设计 | 第42-43页 |
| ·延时及触发逻辑功能设计 | 第43-47页 |
| ·延时设计 | 第43-45页 |
| ·触发设计 | 第45-47页 |
| ·信号采集及ADC控制逻辑设计 | 第47-49页 |
| ·数据存取控制逻辑设计 | 第49-60页 |
| ·MRAM控制逻辑设计 | 第50-52页 |
| ·Flash控制逻辑设计 | 第52-59页 |
| ·LVDS高速读数接口设计 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 5. 系统结构设计 | 第61-65页 |
| ·系统的结构设计 | 第61-63页 |
| ·系统抗冲击设计 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 6. 系统功能测试 | 第65-73页 |
| ·系统测试平台简介 | 第65-66页 |
| ·系统测试 | 第66-73页 |
| 7. 总结与展望 | 第73-75页 |
| ·论文工作和结论 | 第73-74页 |
| ·未来工作和展望 | 第74-75页 |
| 附录 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 | 第79-80页 |
| 致谢 | 第80-81页 |
