| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-14页 |
| ·论文研究背景与意义 | 第9页 |
| ·路由器的发展历程 | 第9-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·国外研究状况 | 第11-12页 |
| ·国内研究状况 | 第12页 |
| ·论文主要工作 | 第12-14页 |
| 第二章 NetFPGA 平台介绍及功耗测试平台构建 | 第14-22页 |
| ·NetFPGA 开发平台介绍 | 第14-16页 |
| ·NetFPGA 平台硬件板卡介绍 | 第14-15页 |
| ·NetFPGA 平台软件系统介绍 | 第15-16页 |
| ·功耗测试平台构建 | 第16-18页 |
| ·路由器功耗测试平台工作原理 | 第18-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 基于 NetFPGA 的基本路由器的研究 | 第22-31页 |
| ·路由器工作原理 | 第22-23页 |
| ·路由器整体框架 | 第22-23页 |
| ·路由器运行过程 | 第23页 |
| ·基于 IPv4 路由器的基本体系结构 | 第23-24页 |
| ·基本路由器的结构设计 | 第24-30页 |
| ·整体流程 | 第24-26页 |
| ·关键技术 | 第26-27页 |
| ·顶层时钟设计 | 第27-28页 |
| ·主要核心模块结构介绍 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 基于 NetFPGA 的流量自适应调频路由器设计实现 | 第31-58页 |
| ·路由器多频率分频电路设计实现 | 第31-45页 |
| ·分频电路总体设计思路 | 第31-32页 |
| ·路由器多频率的引入 | 第32-39页 |
| ·协调与 SRAM 数据的读写 | 第39-45页 |
| ·根据流量自适应调频的设计实现 | 第45-57页 |
| ·根据流量自适应调频总体设计思路 | 第45-46页 |
| ·基于缓存流量统计的自适应调频机制 | 第46-54页 |
| ·基于外部流量统计的自适应调频机制 | 第54-57页 |
| ·两种自适应调频机制的比较 | 第57页 |
| ·本章小结 | 第57-58页 |
| 第五章 路由器功耗测试与分析 | 第58-69页 |
| ·路由器功耗测试的基本思路 | 第58页 |
| ·基本路由器功耗测试分析 | 第58-62页 |
| ·调频效果测试分析 | 第62-65页 |
| ·调频后功耗优化测试分析 | 第65-67页 |
| ·本章小结 | 第67-69页 |
| 第六章 结论与展望 | 第69-71页 |
| ·总结 | 第69-70页 |
| ·展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 附图 | 第75页 |
| 作者在读期间发表的学术论文、发明专利及参加的科研项目 | 第75页 |
