基于拓扑结构和互连编码的NoC低功耗研究
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-13页 |
| ·片上网络概述 | 第8-10页 |
| ·片上网络的定义及组成 | 第8-9页 |
| ·片上网络的拓扑结构 | 第9页 |
| ·片上网络的路由算法 | 第9-10页 |
| ·片上网络的交换技术 | 第10页 |
| ·课题背景及研究意义 | 第10-11页 |
| ·国内外研究现状 | 第11页 |
| ·国外研究现状 | 第11页 |
| ·国内研究现状 | 第11页 |
| ·论文的主要工作和组织结构 | 第11-13页 |
| 第二章 NoC低功耗技术概述 | 第13-17页 |
| ·NoC功耗模型 | 第13-14页 |
| ·路由节点的功耗 | 第13页 |
| ·互连线的功耗 | 第13-14页 |
| ·逻辑电路级低功耗技术 | 第14-15页 |
| ·采用低摆幅电压技术 | 第14页 |
| ·采用总线编码技术 | 第14-15页 |
| ·软件编译低功耗技术 | 第15-16页 |
| ·动态模式调整技术 | 第15页 |
| ·软件编译技术 | 第15-16页 |
| ·映射低功耗技术 | 第16页 |
| ·本章小结 | 第16-17页 |
| 第三章 基于拓扑结构的低功耗研究 | 第17-33页 |
| ·经典拓扑结构 | 第17-18页 |
| ·2DMesh结构 | 第17页 |
| ·2DTorus结构 | 第17页 |
| ·SPIN结构 | 第17-18页 |
| ·路由算法 | 第18-20页 |
| ·XY路由算法 | 第18-19页 |
| ·自适应路由算法 | 第19-20页 |
| ·DPMesh拓扑结构 | 第20-25页 |
| ·DPMesh提出背景 | 第20页 |
| ·DPMesh结构 | 第20-21页 |
| ·DPMesh结构的路由算法JDAT | 第21-23页 |
| ·仿真实验结果 | 第23-25页 |
| ·HMesh拓扑结构 | 第25-31页 |
| ·HMesh提出背景 | 第25-26页 |
| ·性能对比 | 第26页 |
| ·HMesh结构路由算法HM | 第26-29页 |
| ·仿真实验结果 | 第29-31页 |
| ·本章总结 | 第31-33页 |
| 第四章 互连通道低功耗编码技术研究 | 第33-40页 |
| ·相关工作和基础知识 | 第33-35页 |
| ·相关工作 | 第33-34页 |
| ·基础知识 | 第34-35页 |
| ·多错校正低功耗编码 | 第35-37页 |
| ·编码器设计 | 第35-36页 |
| ·解码器设计 | 第36-37页 |
| ·仿真实验 | 第37-39页 |
| ·本章总结 | 第39-40页 |
| 第五章 总结和展望 | 第40-41页 |
| ·总结 | 第40页 |
| ·下一步工作 | 第40-41页 |
| 参考文献 | 第41-45页 |
| 在校期间发表的学术论文 | 第45-46页 |
| 致谢 | 第46页 |
