| 摘要 | 第1-7页 |
| ABSTRACT | 第7-19页 |
| 第一章 绪论 | 第19-29页 |
| ·引言 | 第19-21页 |
| ·存储设备和系统的评价指标 | 第21-22页 |
| ·地震油气勘探仪器对存储的需求 | 第22-24页 |
| ·存储访问通路的瓶颈 | 第24-25页 |
| ·高速数据传输、存储的实现方式 | 第25-26页 |
| ·主要研究内容 | 第26页 |
| ·论文的结构安排 | 第26-29页 |
| 第二章 存储技术概述 | 第29-51页 |
| ·基本存储设备 | 第30-47页 |
| ·磁盘驱动器 | 第30-35页 |
| ·固态硬盘驱动器 | 第35-39页 |
| ·磁盘阵列 | 第39-46页 |
| ·其他数据存储解决方案 | 第46页 |
| ·各类磁盘接口的参数及特点 | 第46-47页 |
| ·数据存储优化方法 | 第47-51页 |
| 第三章 原理验证系统设计 | 第51-117页 |
| ·系统整体结构 | 第51-52页 |
| ·时钟产生、分配与同步 | 第52-56页 |
| ·频率偏差和时刻偏差 | 第52-53页 |
| ·频率偏差校正 | 第52-53页 |
| ·时刻偏差校正 | 第53页 |
| ·数字时钟同步 | 第53-56页 |
| ·系统复位 | 第56-57页 |
| ·接口与总线 | 第57-112页 |
| ·AXI总线 | 第57-64页 |
| ·AXI4总线的基本架构 | 第57-59页 |
| ·信号描述 | 第59-62页 |
| ·写/读地址通道 | 第59-60页 |
| ·写/读数据通道 | 第60-61页 |
| ·写响应通道 | 第61-62页 |
| ·AXI读写时序 | 第62-64页 |
| ·DDR3存储器 | 第64-78页 |
| ·SSTL_15(Stub-Series Terminated Logic) | 第66-68页 |
| ·内部端接匹配 | 第68-72页 |
| ·访问延迟 | 第72-73页 |
| ·存储器接口信号 | 第73-76页 |
| ·信号完整性分析与仿真 | 第76-77页 |
| ·存储器接口逻辑设计 | 第77-78页 |
| ·千兆以太网与可靠数据传输 | 第78-83页 |
| ·物理层、数据链路层实现 | 第79-80页 |
| ·基于硬件的可靠数据传输实现 | 第80-83页 |
| ·高速串行通信接口与GTP | 第83-93页 |
| ·串行器/解串器(Serializer/Deserializer,SERDES) | 第83-85页 |
| ·编码机制 | 第85-88页 |
| ·时钟恢复技术 | 第88-90页 |
| ·时钟修正(Clock Correction) | 第90-92页 |
| ·通道绑定(Channel bonding) | 第92-93页 |
| ·Spartan-6T GTP时钟管理 | 第93页 |
| ·Serial ATA | 第93-108页 |
| ·PCI Express | 第108-112页 |
| ·接口逻辑/程序设计 | 第109-112页 |
| ·电源设计 | 第112-114页 |
| ·电源功耗与需求分析 | 第112-113页 |
| ·电源架构 | 第113页 |
| ·结温 | 第113-114页 |
| ·系统设计小结 | 第114-117页 |
| 第四章 测试与讨论 | 第117-129页 |
| ·测试环境搭建 | 第117页 |
| ·时钟同步性能测试 | 第117-119页 |
| ·对时钟同步精度的讨论 | 第117-118页 |
| ·同步性能测试 | 第118-119页 |
| ·DDR3读取延迟 | 第119-120页 |
| ·千兆以太网与可靠数据传输性能测试 | 第120-123页 |
| ·理论估计 | 第120-121页 |
| ·性能测试 | 第121-123页 |
| ·Serial ATA初步测试 | 第123-126页 |
| ·物理层验证 | 第123-125页 |
| ·链路层验证 | 第125-126页 |
| ·PCI Express性能测试 | 第126-129页 |
| ·理论估计 | 第126-127页 |
| ·性能测试 | 第127-129页 |
| 第五章 总结与展望 | 第129-131页 |
| ·主要研究工作和创新性结果 | 第129-130页 |
| ·存在的问题和有待进一步研究的内容 | 第130-131页 |
| 参考文献 | 第131-137页 |
| 附录A | 第137-141页 |
| 致谢 | 第141-143页 |
| 在读期间发表的学术论文与取得的研究成果 | 第143页 |