| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·EDA软件介绍及国内外发展状况 | 第9-11页 |
| ·存储器研究的必要性和分类 | 第11-12页 |
| ·论文主要工作 | 第12-14页 |
| 第二章 九天EDA软件运行环境和功能介绍 | 第14-24页 |
| ·九天EDA软件运行环境介绍 | 第14页 |
| ·全定制IC设计平台软件介绍 | 第14-24页 |
| ·创建新单元库 | 第15-17页 |
| ·在单元库中新建单元 | 第17-18页 |
| ·Aether的版图设计软件 | 第18-19页 |
| ·版图图层显示栏 | 第19-21页 |
| ·GDSII文档的载入 | 第21-22页 |
| ·九天Aether软件的版图绘制工具 | 第22-23页 |
| ·Aether软件的兼容性 | 第23-24页 |
| 第三章 使用Aether进行一次性可编程存储器电路设计 | 第24-34页 |
| ·一次性可编程存储器总体电路设计 | 第24-25页 |
| ·译码器 | 第25-27页 |
| ·译码器原理 | 第25页 |
| ·译码器电路设计 | 第25-27页 |
| ·存储单元设计 | 第27-30页 |
| ·存储单元开关原理及发展状况 | 第27-28页 |
| ·介质击穿原理介绍 | 第28-29页 |
| ·存储单元电路的设计 | 第29-30页 |
| ·读出电路设计 | 第30-31页 |
| ·写入电路设计 | 第31-32页 |
| ·灵敏放大器的设计 | 第32-34页 |
| ·什么是灵敏放大器 | 第32-33页 |
| ·灵敏放大器的设计 | 第33-34页 |
| 第四章 芯片的电路功能仿真 | 第34-48页 |
| ·电路仿真的概述 | 第34页 |
| ·仿真工具介绍 | 第34-38页 |
| ·仿真工具主界面 | 第34-35页 |
| ·仿真软件参数设置 | 第35-38页 |
| ·3-8译码器的仿真 | 第38-40页 |
| ·全电路写入通路仿真 | 第40-42页 |
| ·全电路读出通路仿真 | 第42-48页 |
| 第五章 物理版图的设计与验证 | 第48-77页 |
| ·版图设计概述 | 第48-51页 |
| ·什么是版图设计 | 第48-49页 |
| ·CMOS集成电路制造工艺简介 | 第49页 |
| ·CMOS集成电路物理实现流程简介 | 第49-51页 |
| ·寄生器件的影响 | 第51-54页 |
| ·寄生器件产生的原因及预防方法 | 第51-52页 |
| ·CMOS器件的寄生闩锁效应 | 第52-53页 |
| ·减小寄生闩锁效应的方法 | 第53-54页 |
| ·基于全定制方式设计的存储器版图设计 | 第54-61页 |
| ·版图整体布局 | 第54-55页 |
| ·各子模块版图 | 第55-59页 |
| ·3-8译码器版图 | 第55-57页 |
| ·存储单元模块版图 | 第57-58页 |
| ·读出电路及灵敏放大器版图 | 第58-59页 |
| ·版图的整体布线 | 第59-61页 |
| ·版图的验证方法 | 第61-77页 |
| ·DRC规则检查 | 第62-68页 |
| ·DRC规则简介 | 第62-64页 |
| ·DRC规则检查的具体操作及检查结果分析 | 第64-68页 |
| ·LVS规则检查 | 第68-75页 |
| ·LVS检查原理 | 第69-70页 |
| ·LVS检查的操作及检查结果分析 | 第70-74页 |
| ·LVS规则检查的错误修改技巧 | 第74-75页 |
| ·其他版图验证措施 | 第75-77页 |
| 第六章 总结与展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-80页 |