| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-17页 |
| ·课题研究背景及意义 | 第12页 |
| ·演化硬件的研究现状和发展趋势 | 第12-15页 |
| ·基于 SOPC 的自演化系统 | 第15页 |
| ·本文的主要内容与结构 | 第15-17页 |
| 第二章 演化硬件与遗传算法 | 第17-23页 |
| ·演化硬件的基本原理 | 第17页 |
| ·演化硬件的关键技术 | 第17-19页 |
| ·遗传算法的概述 | 第19-22页 |
| ·遗传算法的概念及发展 | 第19页 |
| ·遗传算法的基本思想 | 第19页 |
| ·简单遗传算法的操作流程 | 第19-22页 |
| ·基于遗传算法的演化硬件 | 第22页 |
| ·本章小结 | 第22-23页 |
| 第三章 试验平台与开发环境 | 第23-33页 |
| ·试验开发平台 | 第23页 |
| ·Virtex-II FPGA 基本结构 | 第23-28页 |
| ·Virtex-II FPGA 的内部单元 | 第24-26页 |
| ·Microblaze 处理器软核 | 第26-27页 |
| ·Microblaze 总线接口 | 第27页 |
| ·FPGA 的配置与重构 | 第27-28页 |
| ·嵌入式开发工具 | 第28-32页 |
| ·ISE 开发工具 | 第28-29页 |
| ·EDK 嵌入式开发工具 | 第29-31页 |
| ·EDK 比特文件组成 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 自演化系统硬件设计 | 第33-50页 |
| ·自演化系统体系结构 | 第33-34页 |
| ·虚拟可重构电路设计 | 第34-37页 |
| ·可进化模块设计 | 第37-41页 |
| ·EvoBlock 的功能与结构 | 第38-40页 |
| ·CellArray 和 Cell 模块的功能与结构 | 第40-41页 |
| ·可进化 IP 核的定制和添加 | 第41-48页 |
| ·创建一个用户 IP 核 | 第42-45页 |
| ·修改自定义 IP 核的用户逻辑文件 | 第45-48页 |
| ·添加自定义 IP 核 | 第48页 |
| ·其他片内外设设计 | 第48-49页 |
| ·数字时钟模块 DCM | 第48-49页 |
| ·串行通信接口模块 | 第49页 |
| ·本章小结 | 第49-50页 |
| 第五章 自演化系统软件设计与系统验证 | 第50-65页 |
| ·系统软件设计 | 第50-54页 |
| ·染色体的定义与配置 | 第51-52页 |
| ·适应度定义的计算 | 第52-53页 |
| ·进化操作过程 | 第53-54页 |
| ·自演化系统的验证环境 | 第54-55页 |
| ·自演化系统的验证 | 第55-64页 |
| ·全加器电路验证自演化系统 | 第55-57页 |
| ·2 位乘法器电路验证自演化系统 | 第57-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| ·本文主要研究工作 | 第65页 |
| ·工作展望 | 第65-67页 |
| 参考文献 | 第67-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士学位期间发表的论文 | 第73页 |