| 摘要 | 第1-7页 |
| Abstract | 第7-14页 |
| 第一章 绪论 | 第14-26页 |
| ·引言 | 第14页 |
| ·课题研究的目的和意义 | 第14-15页 |
| ·图像压缩算法的发展 | 第15-17页 |
| ·现有的图像压缩标准 | 第17-19页 |
| ·星载图像压缩的国内外发展历史与现状 | 第19-23页 |
| ·本文的研究内容和结构安排 | 第23-26页 |
| ·本文的研究内容 | 第23-24页 |
| ·全文的结构 | 第24-26页 |
| 第二章 CCSDS 图像压缩算法 | 第26-46页 |
| ·引言 | 第26页 |
| ·算法概述 | 第26-27页 |
| ·小波变换基本概念 | 第27-31页 |
| ·小波变换简介 | 第27-28页 |
| ·离散小波变换 | 第28-29页 |
| ·提升方案和整数小波变换 | 第29-30页 |
| ·小波变换实现图像压缩原理 | 第30-31页 |
| ·离散9/7 小波变换 | 第31-34页 |
| ·浮点9/7 小波变换 | 第31-32页 |
| ·整数9/7 小波变换 | 第32-34页 |
| ·位平面编码 | 第34-43页 |
| ·预备知识 | 第34-37页 |
| ·DC 系数量化与编码 | 第37-39页 |
| ·交流系数的比特深度编码 | 第39-40页 |
| ·位平面扫描 | 第40-42页 |
| ·AC 系数熵编码 | 第42-43页 |
| ·算法与JPEG2000 和SPIHT 的分析比较 | 第43-44页 |
| ·小结 | 第44-46页 |
| 第三章 算法硬件架构设计 | 第46-86页 |
| ·引言 | 第46-47页 |
| ·压缩算法总体架构和参数选择 | 第47-49页 |
| ·编码器总体框架 | 第47-48页 |
| ·段尺寸S 的选择 | 第48页 |
| ·段头信息和段同步码 | 第48-49页 |
| ·DWT 模块设计 | 第49-62页 |
| ·基于提升结构的1D-DWT 变换 | 第50-55页 |
| ·2D-DWT 变换 | 第55-60页 |
| ·流水线并行三级变换结构 | 第60-62页 |
| ·BPE 模块设计 | 第62-80页 |
| ·BPE 总体框架 | 第63页 |
| ·预处理 | 第63-65页 |
| ·DC 系数与AC 块深度编码 | 第65-70页 |
| ·位平面扫描与编码 | 第70-80页 |
| ·码流拼接模块 | 第80-84页 |
| ·小结 | 第84-86页 |
| 第四章 算法Handel-C 设计 | 第86-106页 |
| ·引言 | 第86页 |
| ·Handel-C 硬件描述语言简介 | 第86-91页 |
| ·Handel-C 与传统C 的比较 | 第86-88页 |
| ·语句并发执行机制 | 第88页 |
| ·Handel-C 开发环境Celoxica DK | 第88-90页 |
| ·Handel-C 开发流程 | 第90-91页 |
| ·Handel-C 语言顺序结构的剖析 | 第91-98页 |
| ·算法的软件结构和模块连接 | 第98-104页 |
| ·算法软件结构 | 第98-100页 |
| ·模块跨时钟域连接 | 第100-104页 |
| ·小结 | 第104-106页 |
| 第五章 FPGA 芯片验证 | 第106-118页 |
| ·引言 | 第106页 |
| ·FPGA 芯片选型 | 第106-108页 |
| ·FPGA 开发板及验证系统 | 第108-111页 |
| ·FPGA 设计与实现流程 | 第111-113页 |
| ·FPGA 调试验证过程 | 第113-114页 |
| ·实验结果及分析 | 第114-117页 |
| ·小结 | 第117-118页 |
| 第六章 总结与展望 | 第118-122页 |
| ·论文工作总结 | 第118-119页 |
| ·本文的创新之处 | 第119-120页 |
| ·进一步的研究展望 | 第120-122页 |
| 本文测试图像集（512x512x86） | 第122-124页 |
| 参考文献 | 第124-130页 |
| 攻读博士学位期间发表学术论文情况 | 第130-131页 |
| 攻读博士学位期间参加科研项目情况 | 第131-132页 |
| 致谢 | 第132页 |