| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·引言 | 第10-13页 |
| ·课题背景、意义及技术简介 | 第13-15页 |
| ·课题来源及论文内容安排 | 第15-17页 |
| 第2章 浮标通信节点工作原理 | 第17-29页 |
| ·概述 | 第17-19页 |
| ·浮标分系统组成 | 第19-22页 |
| ·浮标组成及功能框图 | 第19-20页 |
| ·浮标通信节点组成和原理 | 第20-22页 |
| ·通信指标及数据量 | 第22-23页 |
| ·无线电通信协议 | 第23-27页 |
| ·网络地址的分配 | 第25-26页 |
| ·纠错及差错控制技术 | 第26-27页 |
| ·通信系统同步的实现 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 浮标通信节点硬件设计 | 第29-57页 |
| ·硬件设计与调试 | 第29-31页 |
| ·直接扩频序列通信电台 | 第31-39页 |
| ·概述 | 第31-32页 |
| ·直接序列扩频 | 第32-33页 |
| ·直接序列扩频电台 | 第33-39页 |
| ·GPS接收机 | 第39-44页 |
| ·概述 | 第39页 |
| ·GPS接收机 | 第39-44页 |
| ·现场可编程逻辑器件(FPGA) | 第44-47页 |
| ·概述 | 第44页 |
| ·FPGA的基本结构 | 第44-46页 |
| ·EPF10K30E性能和使用 | 第46-47页 |
| ·数字信号处理器(DSP) | 第47-54页 |
| ·DSP性能及使用 | 第47-48页 |
| ·多通道缓冲串口(McBSP) | 第48-49页 |
| ·DMA控制器 | 第49-51页 |
| ·MMC/SD卡控制器 | 第51-53页 |
| ·DSP程序的加载 | 第53-54页 |
| ·SD(Secure Digital Memory)卡 | 第54-56页 |
| ·概述 | 第54页 |
| ·SD卡原理与设计 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第4章 浮标通信节点软件设计 | 第57-80页 |
| ·软件总体概述 | 第57页 |
| ·FPGA软件 | 第57-66页 |
| ·概述 | 第57-59页 |
| ·功能模块的设计 | 第59-66页 |
| ·DSP主控软件 | 第66-79页 |
| ·概述 | 第66-67页 |
| ·主程序的设计 | 第67-70页 |
| ·中断服务程序设计 | 第70-74页 |
| ·功能类子程序设计 | 第74-79页 |
| ·本章小结 | 第79-80页 |
| 第5章 湖试实验 | 第80-83页 |
| ·湖试实验综述 | 第80-82页 |
| ·本章小结 | 第82-83页 |
| 结论 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第87-88页 |
| 致谢 | 第88-89页 |
| 附录 | 第89页 |