基于EHCI协议的OTG USB2.0 FPGA设计与实现

摘要	第1-5页
ABSTRACT	第5-16页
第一章 引言	第16-19页
·USBOTG技术发展概论	第16-17页
·论文研究的目的和意义	第17页
·本论文的主要工作	第17-19页
第二章 OTG USB2.0 IP总述	第19-36页
·USB2.0 OTG协议原理	第19-28页
·USB的体系结构	第19-21页
·功能层	第20页
·USB设备层	第20页
·USB总线接口层	第20-21页
·USB2.0链路原理	第21-24页
·数据传输的基本单位-包	第21-22页
·传输类型	第22-24页
·UTMI协议简述	第24-28页
·UTMI重要接口信号	第25-26页
·UTMI重要接口时序	第26-28页
·OTG 1.0协议简述	第28页
·SRP协议	第28页
·HNP协议	第28页
·IP的系统设计	第28-35页
·IP的软件设计	第30-31页
·IP的硬件设计	第31-35页
·系统存储设计	第33页
·中断设计	第33-34页
·数据访问模式设计	第34-35页
·本章小结	第35-36页
第三章 USB2.0高速主机控制器的设计与实现	第36-69页
·EHCI协议传输策略及其改进	第36-38页
·URB-HTD链表结构	第38-41页
·USB请求块-URB	第38页
·HTD传输描述符	第38-41页
·HTD链表调度	第41-43页
·高速主机控制器的硬件RTL设计	第43-63页
·全局控制模块-EGC	第44-46页
·复位控制	第44页
·帧边界控制	第44-45页
·EHC系统运行和停止控制	第45-46页
·链表:处理模块-ELP	第46-52页
·ELP和ESIE之间的信息传递	第47-49页
·HTD的调度	第49-50页
·HTD的有效性检查	第50-51页
·差错控制	第51-52页
·串行接口引擎模块-ESIE	第52-60页
·封包模块-PA	第54-56页
·拆包模块-PD	第56-58页
·主控模块-PE	第58-60页
·高速根集线器模块-ERH	第60-62页
·存储器控制模块-EMC	第62-63页
·RTL验证及仿真结果分析	第63-68页
·验证平台	第63-64页
·仿真结果	第64-68页
·本章小结	第68-69页
第四章 USB2.0 O'TG控制器的设计与实现	第69-83页
·设计综述	第69-75页
·OTG协议电气原理	第69-71页
·状态转移图	第71-73页
·状态机参数	第73-74页
·设计架构	第74-75页
·OTG控制器的硬件RTL设计	第75-80页
·定时器实现	第75-76页
·SRP过程	第76-77页
·HNP过程	第77-79页
·主从切换	第79-80页
·RTL验证及仿真结果分析	第80-82页
·本章小结	第82-83页
第五章 OTG USB2.0 IP验证及测试	第83-102页
·OTG USB2.0 EDA验证	第83-94页
·EDA验证环境	第83-86页
·验证平台	第83-84页
·层次结构	第84-86页
·EDA验证结果	第86-94页
·OTG USB2.0 FPGA测试	第94-101页
·FPGA测试环境	第94-95页
·FPGA硬件测试平台	第95-97页
·FPGA测试结果	第97-101页
·本章小结	第101-102页
第六章 结论与展望	第102-104页
·结论	第102页
·未来展望	第102-104页
致谢	第104-105页
参考文献	第105-107页
个人简历、在学期间的研究成果及发表的学术论文	第107页