低杂散、捷变频频率合成技术研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 引言 | 第13-20页 |
| ·频率合成技术概述 | 第13-15页 |
| ·国内外研究现状及技术展望 | 第15-17页 |
| ·本课题的意义 | 第17-18页 |
| ·课题简介及本文主要工作 | 第18-20页 |
| 第二章 频率合成技术的相噪和杂散理论 | 第20-37页 |
| ·DDS 原理及杂散分析 | 第20-24页 |
| ·DDS 的基本原理 | 第20-21页 |
| ·DDS 的杂散分析 | 第21-24页 |
| ·锁相环相噪及杂散分析 | 第24-33页 |
| ·锁相环的相位噪声分析 | 第25-28页 |
| ·锁相环杂散分析 | 第28-33页 |
| ·其他部件的相噪及杂散分析 | 第33-37页 |
| ·混频器的相噪及杂散 | 第33-35页 |
| ·分频器的相噪及杂散 | 第35-37页 |
| 第三章 捷变频技术 | 第37-53页 |
| ·直接合成技术(DAS) | 第37-38页 |
| ·DDS +DAS 技术 | 第38-42页 |
| ·DDS+DAS(倍频)方案 | 第39页 |
| ·DDS+DAS(倍混频)方案 | 第39-40页 |
| ·并行DDS 倍频阵列方案 | 第40-42页 |
| ·DDS+DAS 技术小结 | 第42页 |
| ·DDS+PLL 技术 | 第42-50页 |
| ·DDS 于PLL 环外混频的方案 | 第43-44页 |
| ·PLL 内插DDS 混频方案 | 第44-45页 |
| ·PLL 内插DDS 小数分频方案 | 第45-46页 |
| ·DDS 激励PLL 合成方案 | 第46-47页 |
| ·DDS 激励PLL 并行阵列方案 | 第47-49页 |
| ·DDS+PLL 技术小结 | 第49-50页 |
| ·快速锁相合成技术 | 第50-53页 |
| ·锁相环频率合成器锁定时间的分析 | 第50-51页 |
| ·锁相环快速捕获和快速锁定的办法 | 第51-53页 |
| 第四章 Ku 波段全相参射频收发前端的研制 | 第53-72页 |
| ·项目简介 | 第53页 |
| ·系统功能及指标 | 第53-55页 |
| ·系统功能 | 第53-54页 |
| ·系统指标要求 | 第54-55页 |
| ·方案设计 | 第55-58页 |
| ·方案简介 | 第55-56页 |
| ·主要指标分析 | 第56-58页 |
| ·软硬件电路的实现 | 第58-72页 |
| ·频综结构设计的一些考虑 | 第58-59页 |
| ·Chirp 信号的产生 | 第59-62页 |
| ·锁相本振源的设计 | 第62-66页 |
| ·变频电路的设计 | 第66-68页 |
| ·其他功能电路设计 | 第68-69页 |
| ·控制电路的设计 | 第69-70页 |
| ·控制软件的设计 | 第70-72页 |
| 第五章 系统调试及测试结果 | 第72-84页 |
| ·系统调试 | 第72-75页 |
| ·分数型PLL 的调试 | 第72-73页 |
| ·Ku 波段点频源调试 | 第73页 |
| ·变频电路的调试 | 第73-75页 |
| ·实物及测试结果 | 第75-80页 |
| ·存在的不足及改进 | 第80-83页 |
| ·项目总结 | 第83-84页 |
| 第六章 结束语 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-88页 |
| 个人简历 | 第88-89页 |
| 攻读硕士学位期间的研究成果 | 第89-90页 |
