MPC8540和DSP双核硬件系统中DSP端的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-11页 |
| ·DSP处理器的发展现状 | 第9页 |
| ·本论文研究的内容 | 第9-10页 |
| ·论文的组织结构 | 第10-11页 |
| 第二章 DSP数字信号处理的基本结构 | 第11-29页 |
| ·数字信号处理理论的体系结构 | 第11-12页 |
| ·DSP适合于数字信号处理的结构特点 | 第12-15页 |
| ·DSP优于普通CPU的结构特点 | 第12-14页 |
| ·DSP系统的特点 | 第14-15页 |
| ·DSP TMS320C6000系列模块功能介绍 | 第15-29页 |
| ·中央处理单元(CPU) | 第16-20页 |
| ·存储器 | 第20-23页 |
| ·外围设备 | 第23-29页 |
| 第三章 DSP与POWER PC的交互 | 第29-51页 |
| ·概述 | 第29-30页 |
| ·TMS320C671X DSP的HPI | 第30-33页 |
| ·信号描述 | 第33-36页 |
| ·数据总线(HD[15:0]) | 第33页 |
| ·访问控制选择信号(HCNTL[1-0]) | 第33页 |
| ·半字识别选择信号(HHWIL) | 第33-34页 |
| ·地址选通输入信号(HAS) | 第34页 |
| ·读/写选择信号(HR/W) | 第34-35页 |
| ·选通信号(HCS、HDS1、HDS2) | 第35页 |
| ·准备信号(HRDY) | 第35-36页 |
| ·向主机发送中断的信号(HINT) | 第36页 |
| ·HPI总线访问 | 第36-39页 |
| ·锁存控制信号 | 第36页 |
| ·HPID寄存器读操作 | 第36-38页 |
| ·HPID寄存器写操作 | 第38-39页 |
| ·HPIC或HPIA寄存器访问 | 第39页 |
| ·主机访问顺序 | 第39-48页 |
| ·HPIC和HPIA寄存器的初始化 | 第40-41页 |
| ·固定地址模式下的HPID寄存器读访问 | 第41-42页 |
| ·自动增量模式下的HPID寄存器读访问 | 第42-44页 |
| ·固定地址模式下的HPID寄存器写访问 | 第44-45页 |
| ·自动增量模式下的HPID寄存器写访问 | 第45-47页 |
| ·复位期间使用HPI访问存储器 | 第47-48页 |
| ·自举模式(BOOTMODE) | 第48页 |
| ·HPI寄存器 | 第48-50页 |
| ·主机器件使用DSPINT位向CPU发送中断 | 第49页 |
| ·CPU使用HINT位向主机发送中断 | 第49-50页 |
| 小结 | 第50-51页 |
| 第四章 算法优化 | 第51-60页 |
| ·卡尔曼滤波算法的优化 | 第52-53页 |
| ·卡尔曼滤波算法的起源及原理简介 | 第52页 |
| ·目标处理器简介 | 第52-53页 |
| ·算法的编程实现及优化 | 第53-59页 |
| ·开发C代码 | 第53-54页 |
| ·改进C代码 | 第54-55页 |
| ·用线性汇编改写对性能影响最大的代码段 | 第55-59页 |
| 小结 | 第59-60页 |
| 第五章 总结和展望 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64页 |
