| 第一章 绪论 | 第1-25页 |
| ·集成电路制造技术的发展 | 第14页 |
| ·集成电路设计 | 第14-20页 |
| ·集成电路的层次式设计 | 第15-16页 |
| ·集成电路的设计描述 | 第16-18页 |
| ·IP核复用技术 | 第18-19页 |
| ·设计的综合与验证 | 第19-20页 |
| ·微处理器的发展 | 第20-22页 |
| ·国外微处理器的发展 | 第20-21页 |
| ·国内微处理器的发展 | 第21-22页 |
| ·论文的意义及内容 | 第22-25页 |
| ·论文的意义 | 第23页 |
| ·论文的主要内容 | 第23-25页 |
| 第二章 微处理器的设计理论 | 第25-33页 |
| ·微处理器的指令系统 | 第25-27页 |
| ·微处理器指令系统的发展 | 第25-26页 |
| ·指令格式 | 第26-27页 |
| ·指令操作码的扩展性考虑 | 第27页 |
| ·微处理器的控制器 | 第27-31页 |
| ·微程序控制器 | 第28-29页 |
| ·硬布线控制器 | 第29-31页 |
| ·微处理器的总线结构 | 第31-33页 |
| ·微处理器的片外总线结构 | 第31页 |
| ·微处理器的片内总线结构 | 第31-33页 |
| 第三章 微处理器软核16RMPU的设计 | 第33-56页 |
| ·系统级设计 | 第33-39页 |
| ·系统功能 | 第33-34页 |
| ·系统结构化分 | 第34-38页 |
| ·16RMPU内部空间结构 | 第38-39页 |
| ·指令系统设计 | 第39-41页 |
| ·指令格式 | 第39-40页 |
| ·寻址方式 | 第40页 |
| ·指令系统 | 第40-41页 |
| ·指令编码 | 第41页 |
| ·16RMPU的总线架构设计 | 第41-42页 |
| ·16RMPU的片外总线设计 | 第42页 |
| ·16RMPU的片内总线设计 | 第42页 |
| ·16RMPU的时序结构设计 | 第42-47页 |
| ·16RMPU控制器的状态机设计 | 第43-44页 |
| ·16RMPU的时钟设计 | 第44-47页 |
| ·16RMPU的算法级设计 | 第47-51页 |
| ·硬件乘法器的算法设计 | 第47-49页 |
| ·硬布线控制器的算法设计 | 第49-51页 |
| ·16RMPU的RTL级设计 | 第51-56页 |
| 第四章 微处理器软核16RMPu的FPGA验证 | 第56-72页 |
| ·FPGA仿真验证系统的建立 | 第56-59页 |
| ·FPGA设计流程 | 第56-58页 |
| ·FPGA验证平台 | 第58-59页 |
| ·微处理器软核的功能仿真 | 第59-62页 |
| ·功能仿真测向量的生成 | 第59-60页 |
| ·功能仿真结论 | 第60-62页 |
| ·基于FPGA的微处理器软核16RMPU的综合及综合后仿真 | 第62-64页 |
| ·基于FPGA器件的微处理器软核的综合 | 第62-63页 |
| ·基于FPGA器件的微处理器软核的综合后仿真 | 第63-64页 |
| ·微处理器软核16RMPU的FPGA实现及时序仿真 | 第64-66页 |
| ·微处理器软核的FPGA实现 | 第64-65页 |
| ·微处理器软核的时序仿真 | 第65-66页 |
| ·微处理器软核16RMPU的FPGA硬件仿真实现 | 第66-72页 |
| ·微处理器软核的FPGA硬件仿真平台的建立 | 第66-70页 |
| ·微处理器软核的FPGA硬件仿真结果 | 第70-72页 |
| 第五章 微处理器软核16RMPU的实现 | 第72-78页 |
| ·Design Compiler和Synplify Pro | 第72-73页 |
| ·Design Compiler与Synplify Pro的差异 | 第72页 |
| ·Design Compiler综合步骤 | 第72-73页 |
| ·DC综合条件的设置 | 第73-74页 |
| ·DC的操作环境设置 | 第73页 |
| ·设计约束与设计规则约束 | 第73-74页 |
| ·软核的DC综合结果 | 第74-78页 |
| 第六章 结论 | 第78-79页 |
| 附录一 硬件乘法器的RTL级代码 | 第79-82页 |
| 附录二 REGS模块的RTL级代码 | 第82-83页 |
| 附录三 单片机读写AT24C04的参考程序 | 第83-89页 |
| 参考文献 | 第89-90页 |
