| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| §1．1 工艺进步对微处理器结构的影响 | 第12页 |
| §1．2 应用对微处理器结构的影响 | 第12-13页 |
| §1．3 微处理器的研究现状 | 第13-14页 |
| §1．4 微处理器的发展趋势 | 第14-15页 |
| §1．5 本课题的背景及主要研究任务 | 第15-17页 |
| 1．5．1 循环阵列处理器片内存储系统的设计与实现 | 第15-16页 |
| 1．5．2 多层循环自动执行机制的研究与实现 | 第16页 |
| 1．5．3 基于FPGA芯片的硬件逻辑实现与优化 | 第16-17页 |
| 第二章 循环阵列处理器体系结构 | 第17-25页 |
| §2．1 线程级并行体系结构 | 第17-19页 |
| 2．1．1 CMP和SMT | 第17-18页 |
| 2．1．2 CMP的研究现状 | 第18-19页 |
| §2．2 循环阵列处理器体系结构 | 第19-21页 |
| 2．2．1 提出背景 | 第19-20页 |
| 2．2．2 固定指令多数据流模型 | 第20页 |
| 2．2．3 硬件结构 | 第20-21页 |
| §2．3 与现有微处理器体系结构的横向比较 | 第21-23页 |
| 2．3．1 Multiscalar Processor | 第22页 |
| 2．3．2 GPA | 第22-23页 |
| 2．3．3 三种体系结构比较 | 第23页 |
| §2．4 LEAP的优点和不足 | 第23-25页 |
| 第三章 单芯片阵列处理器片内存储系统结构设计 | 第25-38页 |
| §3．1 访存模型研究 | 第25-28页 |
| 3．1．1 均匀存储访问模型 | 第25页 |
| 3．1．2 非均匀存储访问模型 | 第25-26页 |
| 3．1．3 全高速缓存存储访问模型 | 第26-27页 |
| 3．1．4 全高速缓存一致性非均匀存储访问模型 | 第27页 |
| 3．1．5 非远程存储访问模型 | 第27-28页 |
| §3．2 Cache层次设计技术研究 | 第28-32页 |
| 3．2．1 共享一级Cache | 第28-30页 |
| 3．2．2 共享二级Cache | 第30-31页 |
| 3．2．3 共享主存 | 第31-32页 |
| §3．3 编址方案及通信机制研究 | 第32-34页 |
| 3．3．1 分布式共享存储器 | 第32-33页 |
| 3．3．2 多计算机 | 第33页 |
| 3．3．3 通信机制 | 第33页 |
| 3．3．4 不同通信机制的优点 | 第33-34页 |
| §3．4 三种新的Cache设计技术 | 第34-35页 |
| 3．4．1 非一致性Cache | 第34页 |
| 3．4．2 智能存储系统 | 第34页 |
| 3．4．3 带索引流寄存器文件的Cache | 第34-35页 |
| §3．5 LEAP存储系统设计方案 | 第35-37页 |
| 3．5．1 访存模型 | 第35页 |
| 3．5．2 Cache层次设计 | 第35页 |
| 3．5．3 编址空间和通信机制 | 第35-36页 |
| 3．5．4 具体实现 | 第36页 |
| 3．5．5 整体结构 | 第36-37页 |
| §3．6 小结 | 第37-38页 |
| 第四章 片内存储系统算法设计与性能分析 | 第38-55页 |
| §4．1 存控部件结构 | 第38页 |
| §4．2 执行流程 | 第38-41页 |
| 4．2．1 本地请求： | 第38-40页 |
| 4．2．2 其他存控的请求： | 第40-41页 |
| §4．3 具体实现 | 第41-47页 |
| 4．3．1 PE的请求 | 第41-45页 |
| 4．3．2 其它存控数据返回的控制 | 第45页 |
| 4．3．3 将请求发送给本地存储体的仲裁器 | 第45-46页 |
| 4．3．4 存储体 | 第46页 |
| 4．3．5 面向其他存控的仲裁 | 第46-47页 |
| §4．4 性能分析 | 第47-50页 |
| 4．4．1 Cache设计带来的性能提升 | 第47页 |
| 4．4．2 数据打包技术带来的性能提升 | 第47-49页 |
| 4．4．3 按访存规律预取带来的性能提升 | 第49-50页 |
| §4．5 基于FFT算法的性能分析 | 第50-55页 |
| 4．5．1 算法描述 | 第50-51页 |
| 4．5．2 在LEAP上的映射 | 第51-53页 |
| 4．5．3 性能分析 | 第53-55页 |
| 第五章 多层循环自动执行机制研究 | 第55-60页 |
| §5．1 原有的解决方式 | 第55-56页 |
| §5．2 相关性分析 | 第56-57页 |
| 5．2．1 相关类型 | 第56页 |
| 5．2．2 解决方案 | 第56-57页 |
| §5．3 循环下标值的计算 | 第57-58页 |
| §5．4 设计实现 | 第58-59页 |
| §5．5 小结 | 第59-60页 |
| 第六章 基于FPGA芯片的硬件逻辑实现与优化 | 第60-66页 |
| §6．1 XST的智能性 | 第60-61页 |
| §6．2 程序优化 | 第61-65页 |
| 6．2．1 源程序 | 第62-63页 |
| 6．2．2 程序模块化 | 第63-64页 |
| 6．2．3 用底层硬件原语描述 | 第64-65页 |
| §6．3 计算部件优化前后所用器件数比较 | 第65页 |
| §6．4 代码编写和调试应注意的问题 | 第65-66页 |
| 第七章 设计实例 | 第66-70页 |
| §7．1 数字滤波器简介 | 第66页 |
| §7．2 数字滤波器的实现方法 | 第66页 |
| §7．3 在LEAP上的映射 | 第66-67页 |
| §7．4 存储系统的构造 | 第67-68页 |
| §7．5 综合结果 | 第68-69页 |
| §7．6 小结 | 第69-70页 |
| 第八章 结束语 | 第70-72页 |
| 致谢 | 第72-73页 |
| 附录A：攻读硕士期间发表的论文 | 第73-74页 |
| 附录B：攻读硕士期间参加的科研项目 | 第74-75页 |
| 参考文献 | 第75-80页 |