YAK SOC芯片的物理设计研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-14页 |
| ·课题背景及研究意义 | 第8-10页 |
| ·课题背景 | 第8-10页 |
| ·研究意义 | 第10页 |
| ·国内外相关领域的研究进展 | 第10-11页 |
| ·课题来源 | 第11页 |
| ·研究内容 | 第11-12页 |
| ·论文结构 | 第12-14页 |
| 第2章 深亚微米下的IC 设计研究 | 第14-32页 |
| ·概述 | 第14页 |
| ·互联线延时 | 第14-20页 |
| ·延时的分析 | 第15-16页 |
| ·集总模型 | 第15-16页 |
| ·艾蒙延时 | 第16页 |
| ·延时的优化 | 第16-20页 |
| ·减少长线延时 | 第16-17页 |
| ·理想方案 | 第17-19页 |
| ·结合实际物理设计的方案 | 第19-20页 |
| ·优化结果 | 第20页 |
| ·串扰 | 第20-25页 |
| ·串扰的分析 | 第21-23页 |
| ·耦合电容的构成 | 第21页 |
| ·串扰的产生 | 第21-22页 |
| ·串扰的影响 | 第22-23页 |
| ·串扰的优化 | 第23-25页 |
| ·传统的优化方法 | 第23页 |
| ·单条互联线的延时优化 | 第23-24页 |
| ·多条互联线的串扰优化 | 第24-25页 |
| ·电压降效应 | 第25-27页 |
| ·电压降分析 | 第25-26页 |
| ·电压降的优化方法 | 第26-27页 |
| ·电子迁移效应 | 第27-29页 |
| ·电迁移的分析 | 第27-28页 |
| ·电迁移的优化方法 | 第28-29页 |
| ·天线效应 | 第29-31页 |
| ·天线效应的分析 | 第29页 |
| ·天线效应的优化方法 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 YAK SOC 芯片的综合实现 | 第32-40页 |
| ·YAK SOC 芯片简介 | 第32-33页 |
| ·综合策略 | 第33页 |
| ·综合约束 | 第33-36页 |
| ·设计环境 | 第34-35页 |
| ·设计约束 | 第35-36页 |
| ·编译设计 | 第36页 |
| ·综合结果 | 第36-38页 |
| ·本章小结 | 第38-40页 |
| 第4章 YAK SOC 芯片的物理设计实现 | 第40-58页 |
| ·YAK SOC 芯片的物理设计流程 | 第40-41页 |
| ·YAK SOC 芯片的布局规划 | 第41-48页 |
| ·面积 | 第42-43页 |
| ·软模块的布局 | 第43-44页 |
| ·IO PAD 排布 | 第44-45页 |
| ·功能IO PAD 的排布 | 第44页 |
| ·电源IO PAD 的排布 | 第44-45页 |
| ·电源网络的设计 | 第45-48页 |
| ·时钟网络的设计 | 第48-50页 |
| ·YAK SOC 芯片的布线 | 第50-53页 |
| ·时钟线的布线 | 第50-51页 |
| ·一般信号的布线 | 第51-53页 |
| ·结果分析 | 第53-56页 |
| ·时序分析 | 第53-55页 |
| ·IR Drop 电源电压降分析 | 第55页 |
| ·串扰分析 | 第55-56页 |
| ·本章小结 | 第56-58页 |
| 第5章 物理验证 | 第58-62页 |
| ·后仿真 | 第58-60页 |
| ·版图验证 | 第60-61页 |
| ·最终版图 | 第61页 |
| ·本章小结 | 第61-62页 |
| 结论 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 攻读硕士学位期间发表的学术论文 | 第68-70页 |
| 致谢 | 第70页 |
